 |
TPS54610||FPGA|| 的PDF資料
暫且沒有下載
|
|
|
|
其他型號 |
|
TPS54610||FPGA||的供應商：
|
|
|
|
|
|
| >>更多供應商 |
基于TPS54610的DSP+FPGA系統(tǒng)電源設計
摘要：為了滿足信號處理中常用的DSP+FPGA系統(tǒng)設計要求，本文采用TPS54610設計了一個高效、穩(wěn)定的電源電路，并根據(jù)電源加載的次序要求，設計成多電源順序啟動電路。
關鍵詞：TPS54610；DSP；FPGA；電源管理
引言
在信號處理系統(tǒng)中，由于計算速度和精度的要求，常采用高速DSP器件和大規(guī)模FPGA進行設計開發(fā)。在這類系統(tǒng)中，對電源模塊的精度和供電電流要求很高，電源模塊的設計將直接影響到整個系統(tǒng)的穩(wěn)定性，因此，設計出高效、穩(wěn)定的電源模塊尤為重要。本文針對系統(tǒng)設計要求，采用同步降壓DC/DC調整器TPS54610進行系統(tǒng)電源設計，并根據(jù)電源加載的次序要求，設計成多電源順序啟動電路，實際使用中該電源電路具有很好的使用效果。
DSP+FPGA系統(tǒng)電源要求
系統(tǒng)核心處理器采用TI公司的數(shù)字信號處理器TMS320C6416T和Xilinx公司的Virtex4系列XC4VFX60 FPGA，內(nèi)核電壓和外圍I/O電壓分別為1.2V和3.3V；另外，系統(tǒng)數(shù)據(jù)緩存采用IDT公司的IDT70T3539M雙口RAM，供電電壓為2.5V，F(xiàn)PGA配置芯片XCF32P需要供電電壓為1.8V，因此，系統(tǒng)中需要4種電源。同時，通過資料查閱和仿真估計，F(xiàn)PGA的最大電流為3A左右，DSP最大為1A，需要的電流比較大。最后考慮到DSP和FPGA在加電的過程中，要保證內(nèi)核先供電，外圍I/O后供電，否則可能導致輸出端出現(xiàn)大電流，影響器件壽命甚至損壞器件。綜合這三個方面的因素，本設計選用TPS54610系列產(chǎn)品來產(chǎn)生這4種電壓。
TPS54610簡介
TPS54610是專門為DSP、FPGA等多芯片、大電流系統(tǒng)供電而設計的一款低電壓輸入、大電流輸出的同步降壓DC/DC調整器，它內(nèi)部含有30MW、峰值電流為12A的MOSFET開關管，輸出電流6A，輸出電壓0.9V~3.3V可調，精確率達到1%，脈寬調制頻率可調整；在功能上，具有限流、低壓閉鎖和過熱關斷電路，而且利用SS/ENA和PWRGD引腳可以設計啟動時間和順序啟動電路，這些特點恰好滿足了上述系統(tǒng)設計的需要。此外，它加強散熱型的PWP封裝為芯片提供了更好的散熱。本系統(tǒng)采用4片TPS54610供電。
電路設計
內(nèi)核電壓的產(chǎn)生
TPS54610電路的設計應從開關頻率、輸入/輸出濾波、反饋補償網(wǎng)絡和設置軟啟動時間這4個方面來考慮。采用TI公司的SWIFT Designer 輔助設計軟件，可以方便地得到這些參數(shù)，減少了設計的難度。本系統(tǒng)內(nèi)核電壓為1.2V，電路如圖1所示。
此電路開關頻率設置為700kHz，故應在RT和AGND引腳之間串聯(lián)一個阻值為71.5kW的電阻，并保持SYNC引腳開路，其中，R和開關頻率的換算公式為：R=(500kHz/開關頻率)×100kW。輸入電源的濾波和其它電源電路一樣，主要是以減小紋波電壓和旁路高頻分量為目的，采用一個較大的電容(220mF)和較小的電容(10mF)配合使用，制板時電容的擺放應盡量靠近芯片；輸出濾波由電感和電容共同完成，電感可在1mH~10mH之間取值，本設計采用4.7mH貼片電感。補償網(wǎng)絡的設計非常關鍵，圖1中主要依靠RFP18和RFP17兩個電阻組成分壓網(wǎng)絡，使輸出電壓為1.2V，其余電阻、電容構成環(huán)路補償網(wǎng)絡，元器件的選擇方法很多，主要從輸出電壓值、帶寬、紋波電壓等方面考慮。設計時可以充分利用SWIFT Designer 輔助設計軟件，它可以修改上述所有要求，以達到設計所需。設計時應注意：要確保電阻、電容使用標稱值，同時，為了保證輸出電壓的準確性，建議使用精密電阻。軟啟動時間的設置通過SS/ENA引腳和一個低值電容接地獲得，SS/ENA可以同時完成使能、輸出延遲和電壓上升延遲功能。其中，延遲時間和電容值成正比，近似為：
其中，td為輸出延遲時間；Css為SS/ENA引腳所接電容；tss為輸出電壓上升延遲時間。本設計采用Css=0.01mF，td和tss分別為2.4ms和1.4ms。
其它電壓的產(chǎn)生及
順序供電電路的設計
其它電壓和內(nèi)核電壓的設計大體相同，主要就是輸出電壓值的不同，這點可以根據(jù)輔助設計軟件設置分壓網(wǎng)絡中不同的電阻值得到。電路如圖2、圖3、圖4所示。
圖1、圖2、圖3、圖4就構成了整個系統(tǒng)的電源設計，通過PWRGD和SS/ENA兩個引腳的級聯(lián)使用，就可以完成順序啟動電路的設計。PWRGD引腳在當VSENSE端的電壓高于輸出電壓的90%時輸出為高，否則為低。SS/ENA引腳除了上述軟啟動功能之外，還具有輸出使能的功能，提供控制器允許工作邏輯信號，當SS/ENA為高電平時，與外接電容配合可設置啟動時間；為低電平時，芯片關閉，輸出為0。當JFP6、8、10三根跳線連接時，就能達到順序啟動的效果。具體過程如下：
外加5V電壓后，根據(jù)SS/ENA外接電容計算，經(jīng)2.4ms后，1.2V供電的TPS54610芯片開始啟動，再經(jīng)過1.4ms后，輸出電壓為1.2V，此時，PWRGD引腳由低電平變成高電平。由于該引腳和1.8V供電的TPS54610芯片的SS/ENA引腳相連，所以，在1.2V電壓輸出正常之前，供電1.8V的芯片輸出一直為0，1.2V電壓輸出正常之后，供電1.8V芯片的SS/ENA引腳變成高電平。此后2.4ms，芯片開始啟動。再經(jīng)過1.4ms，輸出電壓為1.8V。此時，1.8V供電的TPS54610芯片的PWRGD引腳變成高電平，該引腳與2.5V供電芯片的SS/ENA引腳相連，只有等到1.8V正常輸出之后，2.5V供電芯片才開始工作。同樣，只有2.5V正常輸出之后，3.3V的供電芯片才開始工作。這樣，就形成了一個順序啟動的過程，也就保證了DSP和FPGA內(nèi)核先供電、外圍I/O后供電的需要。
電源指示燈和其它設計
根據(jù)上述順序啟動電路的特點，只有在所有電壓都正常輸出之后，3.3V供電的TPS54610芯片的PWRGD引腳才輸出高電平，利用這個特點，設計如下的電源指示電路，如圖5所示。電路正常輸出之前，PG3V3為低電平，LED發(fā)光二極管達不到大于0.7V的偏壓，不能發(fā)光；當電路正常輸出，PG3V3為高電平時，LED發(fā)光二極管發(fā)光。這樣就能更方便、直觀地進行電路調試和系統(tǒng)電源工作狀態(tài)的判別。
此外，設計時最好在電源電路的輸入和輸出都設置跳線。輸入跳線更有利于分開調試，當電路出現(xiàn)問題時方便查錯。需要分級調試時，將這一級的輸入接上，其它輸入斷開；需要電路整體工作時，將跳線都接上而不影響電路工作。輸出跳線保證電源電路調試無誤之后再加載到后級器件上去，以免由于電源問題損壞電路。
PCB設計注意點
PCB設計時，除了需要注意PCB電磁兼容特性之外，還要考慮到TPS54610的特殊封裝結構。為了解決TPS54610的散熱問題，在其底部有一塊PowerPAD區(qū)。制作PCB時應將芯片底部的PCB板表層放置在裸露的敷銅區(qū)，并且應該在該區(qū)域設置過孔，增加散熱性能。該區(qū)域還應該與AGND相接，以增加電源的穩(wěn)定性。敷銅區(qū)的放置方式如圖6所示。
結語
本文根據(jù)DSP+FPGA系統(tǒng)的要求，設計了基于TPS54610、具有4種電壓輸出的電源電路，并且構成多電源順序啟動電路。實際使用表明，該電路工作穩(wěn)定，滿足系統(tǒng)供電要求。該電路應用廣泛，具體應用時，可以根據(jù)需要減少電壓輸出的種類，構成需要的電源設計；也可以修改分壓網(wǎng)絡的電阻值，得到所需的電壓輸出�！�
來源:小草
本頁面信息由維庫用戶提供，如有侵犯您的知識產(chǎn)權，請致電本站，本站核實后將迅速刪除！
