摘要：使用CPLD與音頻專用數(shù)模/模數(shù)集成電路實現(xiàn)音頻延時系統(tǒng)，詳細闡述了設計思路并給出了系統(tǒng)自頂向下的設計過程。
關鍵詞：CPLD；音頻A/D、D/A；延時

引言

    音頻的時間延遲傳統(tǒng)上使用延遲線或電荷耦合器件實現(xiàn)，這在民用設備中有著廣泛的應用。常見的是卡拉OK機的混響系統(tǒng)，它使用延遲一定時間的信號產(chǎn)生回聲的效果。某些專用的BBE器件，如三菱的M58000系列，內(nèi)部采用了數(shù)模和模數(shù)轉(zhuǎn)換技術(shù)，內(nèi)置動態(tài)RAM存儲數(shù)據(jù)，某些芯片可以通過調(diào)整其時鐘頻率或有專用引腳調(diào)整延時量?？烧{(diào)范圍在數(shù)百毫秒量級，誤差在毫秒量級。這些芯片普遍采用較低的采樣速率，僅對輸入信號的低頻分量進行處理，采樣位數(shù)也多為8位以下。這在一般應用中，特別是卡拉OK機這類對音頻指標要求較低的應用中完全足夠了。而在“調(diào)頻同步廣播”項目中，涉及多個發(fā)射臺干涉區(qū)的準確同步問題，要求延遲量到微秒數(shù)量級并且能依據(jù)兩發(fā)射臺間的距離做調(diào)整，幾個微秒的時延誤差就會對干涉區(qū)的收聽質(zhì)量產(chǎn)生很大的影響，甚至不能正常收聽。并且調(diào)頻廣播對音質(zhì)有較高的要求，所以設計出來的系統(tǒng)必須達到廣播級的音頻指標，左右聲道的延時應該同步調(diào)節(jié)，以滿足立體聲分離度的要求。很明顯，前述的各類現(xiàn)有器件遠不能滿足需要。

    受到新型數(shù)字混響器件原理的啟發(fā)，設想采用高指標的數(shù)模模數(shù)集成電路實現(xiàn)這樣一個系統(tǒng)。隨著數(shù)字集成電路技術(shù)特別是大規(guī)?？删幊踢壿嬈骷夹g(shù)的發(fā)展，一個數(shù)字系統(tǒng)已可以集成在一片可編程芯片上，因此采用CPLD設計時序及邏輯電路是方案，考慮音頻采樣頻率達到48KHz即可滿足要求，存儲器可以采用通用的RAM，速度在150ns的也可滿足需要。理論及實踐證明，以上方案是完全可行的。

系統(tǒng)設計

      系統(tǒng)框圖

    系統(tǒng)方框圖如。前級來的音頻模擬信號首先進入A/D轉(zhuǎn)換器變成數(shù)字信號，由CPLD產(chǎn)生存儲器的讀寫時序并把音頻數(shù)據(jù)依次存入存儲器中。也由CPLD產(chǎn)生存儲器讀時序，把數(shù)據(jù)依次讀出并送到D/A轉(zhuǎn)換器恢復成模擬的音頻信號，經(jīng)低通濾波器輸出。存儲器的地址由一個循環(huán)計數(shù)器產(chǎn)生，控制寫入和讀出的地址(地址間隔)，就可實現(xiàn)定量延時?？紤]到當前大部分音頻專用A/D、D/A芯片采用串行數(shù)字接口，特別是在音頻領域占統(tǒng)治地位的Σ-Δ類型的芯片，這樣的設計應由以下幾部分組成：

    *串并轉(zhuǎn)換部分，用以把A/D來的串行數(shù)據(jù)轉(zhuǎn)變成存儲器RAM的并行數(shù)據(jù)；
    *存儲器時序產(chǎn)生部分，用以產(chǎn)生存儲器的讀和寫兩個地址信號；
    *延時調(diào)整部分，用DIP撥動開關預置讀和寫兩種情況下的地址之差；
    *并串轉(zhuǎn)換部分，用來把RAM的數(shù)據(jù)轉(zhuǎn)換成D/A需要的標準串行數(shù)據(jù)流；
    *左右聲道校正部分，保證左右聲道讀出的順序；
    *晶體振蕩器，產(chǎn)生系統(tǒng)所需的時鐘信號，保證系統(tǒng)時鐘的準確和穩(wěn)定。延時量的準確性和穩(wěn)定性由它保證(使用外頻標可以進一步提高其準確度)；
    *一些輔助電路，用來校正由于門電路的延遲造成的時序和邏輯錯誤。
  
    采用自頂向下，逐步細化的設計方法，頂層用電路示于a和2b。

    a  延時量預置、RAM地址和左右聲道同步

    b  振蕩器、串并轉(zhuǎn)換、RAM接口和和寫信號產(chǎn)生

    選用元件在保證指標的前提下盡量降低成本。音頻領域常用的數(shù)模和模數(shù)轉(zhuǎn)換芯片有CIRRUS和BURR-BROWN公司的幾種型號，例如CS4332、PCM1800系列、PCM1700系列等，采樣頻率達100KHz，16位或24位的產(chǎn)品價格已降到了一定的水平。此處選用的A/D芯片是Σ-Δ類型的PCM1800，D/A芯片是PCM1725，它們都是B-B公司的新產(chǎn)品，可以達到20位的無誤碼采樣分辨率，采樣頻率分別是48KHz和96KHz，信噪比和失真指標都較高。CPLD器件選用規(guī)模適中，可以ISP在線編程修改的品種，這樣可以加快研發(fā)速度。選用VATIS的MACH4A系列，PLCC封裝，容易小規(guī)模試生產(chǎn)，并有ISP功能，不需專用編程器，通過串行電纜編程，調(diào)試修改都很方便。RAM用一般的100-150納秒的就足夠了。
 
    PCM1800工作于主動模式，按照輸入的時鐘信號進行A/D轉(zhuǎn)換并輸出同步時鐘和數(shù)據(jù)。整個CPLD電路按照PCM1800輸出的同步時鐘工作。

    首先估算所需邏輯規(guī)模和引腳數(shù)，PCM1800的關鍵信號有四個引腳，D/A的PCM1725同樣需三個引腳，48KHz采樣頻率時每個采樣周期是20.8ms，預定延時量要達到80ms左右，外接存儲器需要11位地址線。使用16位分辨率，則存儲器接口部分共需27個引腳，控制延遲時間的DIP開關需16位，外加一個晶體振蕩器需2-3個引腳，兩片MACH4-64/32之間的邏輯聯(lián)系需四個引腳，總計大約57個引腳，其中有輸出和輸入，以及雙向引腳。需要的資源大致可以用兩片MACH4-64/32或一片MACH4-128完成。單純改變存儲器的讀出地址能達到的延時調(diào)整步進取決于采樣頻率，這里是20.8/2=10.4ms，仍滿足不了調(diào)整分辨率的要求。終系統(tǒng)又加上延時微調(diào)部分，通過改變存儲器讀信號相對于寫信號的位置，實現(xiàn)更的調(diào)整，完成的系統(tǒng)步進達到625ns，達到了設計要求。

    所有設計文件采用原理圖(頂層)和VHDL語言(底層)完成，在LATTICE的ispLEVER軟件下編譯并適配到兩片MACH4-64/32A中，仿真后，到器件中去，經(jīng)過實際系統(tǒng)測試并修改某些邏輯后設計完成。電路板是事先設計好的，MACH器件有強大的布線能力，保證了適配以及實際系統(tǒng)運行的成功。

結(jié)語

    作為“調(diào)頻同步廣播”項目的關鍵技術(shù)之一，音頻延時系統(tǒng)把衛(wèi)星傳輸?shù)囊纛l信號，在不同接收地點進行和穩(wěn)定的延時，補償了由于各發(fā)射臺經(jīng)緯度不同造成的信號不同步，實現(xiàn)了真正意義上的同步廣播。針對我國幅員遼闊，人口分散而頻率資源匱乏的實際情況，該方案給出了一種較好的廣播覆蓋方法。此系統(tǒng)已用于國家廣電總局提出的“村村通廣播電視”工程，帶來了良好的社會效益和經(jīng)濟效益。推而廣之，通過增加邏輯規(guī)模和存儲器容量，這種方法也可用于其他需要高質(zhì)量音頻延遲的場合。