隨著它們承載的器件的復(fù)雜性提高，PCB設(shè)計(jì)也變得越來越復(fù)雜。相當(dāng)長一段時(shí)間以來，電路設(shè)計(jì)工程師一直相安無事地獨(dú)立進(jìn)行自己的設(shè)計(jì)，然后將完成的電路圖設(shè)計(jì)轉(zhuǎn)給PCB設(shè)計(jì)工程師，PCB設(shè)計(jì)工程師獨(dú)立完整自己的工作后，將Gerber文件再轉(zhuǎn)給PCB制造廠。電路設(shè)計(jì)工程師、PCB設(shè)計(jì)工程師和PCB制造廠的工作都是相互隔離的，少有溝通。
       隨著采用大型BGA封裝的可編程器件的應(yīng)用不斷普及，以及高密度互連(HDI)、時(shí)序關(guān)鍵的差分對(duì)信令的廣泛應(yīng)用，現(xiàn)在再采用這樣一種相互隔離的PCB設(shè)計(jì)方式將帶來災(zāi)難性后果,而并行開發(fā)流程允許多個(gè)開發(fā)過程同步進(jìn)行，有助于確保設(shè)計(jì)成功，避免延誤、額外開銷以及返工。本文總結(jié)了并行PCB設(shè)計(jì)各個(gè)階段的關(guān)鍵準(zhǔn)則。
       PCB設(shè)計(jì)的步是在概念階段。這時(shí)，電路設(shè)計(jì)工程師應(yīng)該與PCB設(shè)計(jì)工程師一起進(jìn)行技術(shù)評(píng)估。這個(gè)評(píng)估應(yīng)考慮這么一些問題：
       1. 采用哪些器件？
       2. 器件選用哪種封裝？管腳數(shù)多少？管腳配置怎樣？
       3. 基于成本和性能的權(quán)衡，采用幾層PCB？
       4. 時(shí)鐘頻率和信令速度等參數(shù)的目標(biāo)值是什么？
       此外，設(shè)計(jì)工程師還應(yīng)考慮總線架構(gòu)、是采用并行還是串行連接等因素，以及阻抗匹配策略。阻抗不匹配時(shí)會(huì)出現(xiàn)反射、振鈴及其它不期望的干擾。
       協(xié)同工作
       PCB設(shè)計(jì)的這些考慮提出了成功PCB設(shè)計(jì)中的一個(gè)關(guān)鍵問題是溝通，因?yàn)镻CB設(shè)計(jì)不再是一個(gè)人的工作，而是不同組的工程師之間的團(tuán)隊(duì)合作。溝通這一主旨貫穿整個(gè)PCB設(shè)計(jì)流程的始終，電路設(shè)計(jì)團(tuán)隊(duì)必須清楚地就其設(shè)計(jì)意圖與PCB設(shè)計(jì)團(tuán)隊(duì)進(jìn)行溝通，他們還必須在清楚了解其PCB設(shè)計(jì)工具能干什么、不能做什么的前提下參與到該過程中。
       隨著PCB布線的復(fù)雜性日益增加，信號(hào)速率日益提高，協(xié)同的PCB設(shè)計(jì)方式可比傳統(tǒng)的串行流程得到更好效果(圖1)。將對(duì)元件的研究和選擇與整個(gè)設(shè)計(jì)流程的其它部分隔離開，以及將原理圖輸入、仿真與布局布線階段也獨(dú)立出來一直是常用手法。因此，設(shè)計(jì)工程師選擇便于分享數(shù)據(jù)的工具和流程，這是在分布在不同地方的設(shè)計(jì)團(tuán)隊(duì)能利用并行工作的好處并縮短整個(gè)設(shè)計(jì)周期的途徑。

                                       圖1：(a) 傳統(tǒng)PCB串行開發(fā)流程的設(shè)計(jì)周期長，信息共享有限，而成本持續(xù)上升；
                           (b) 并行開發(fā)流程允許多個(gè)開發(fā)程同步進(jìn)行，有助于確保設(shè)計(jì)成功，避免延誤、額外開銷以及返工
       設(shè)計(jì)創(chuàng)建
       在設(shè)計(jì)創(chuàng)建階段，工程師將終確定好器件并為其生成各種庫，這樣反過來又加快了原理圖輸入。在該階段，設(shè)計(jì)工程師評(píng)估和選擇構(gòu)造模塊，并可以登陸制造商的網(wǎng)站搜索數(shù)據(jù)表和規(guī)范。完成這項(xiàng)工作的一個(gè)更好方法，是直接在原理圖輸入過程中選擇器件。通過以這種方式來實(shí)現(xiàn)原理圖輸入，這個(gè)流程可被用作為一種試驗(yàn)方法。