在傳統(tǒng)的雷達(dá)顯示終端中所涉及到的視頻信號是模擬的，隨著計算機技術(shù)和IC技術(shù)的不斷發(fā)展，使這種模擬信號的數(shù)字化成為可能，使得雷達(dá)視頻的存儲和遠(yuǎn)距離傳輸成為可能，并在實際中得到越來越多的應(yīng)用。在基于這種技術(shù)背景下開展了相應(yīng)的研究。

　　1 、視頻采集方案可行性分析

　　方案的設(shè)計主要考慮雷達(dá)視頻帶寬，即距離分辨率。在采集卡部分影響帶寬的數(shù)據(jù)瓶頸在于三方面：AD采樣量化、FIFO讀寫速度和PCI的DMA速度。硬 件方案中采用TLC5540，采樣率可以達(dá)到40MHz，采樣深度為8bits;FIFO采用IDT72V36100，讀寫速度可以達(dá)到 133MHz;計算機PCI總線的數(shù)據(jù)帶寬可達(dá)到532Mbps，在實際中，由于受硬件環(huán)境，如主機板和CPU的影響，采用133Mbps的PCI卡。在 PC機部分?jǐn)?shù)據(jù)瓶頸主要在于磁盤數(shù)據(jù)訪問速度，普通磁盤的數(shù)據(jù)訪問速度為40Mbps。若數(shù)字化雷達(dá)視頻帶寬達(dá)到30Mbps、量化深度為8bits，則 數(shù)據(jù)采樣率為30MHz，距離分辨率為300，000，000/2/30，000，000=5m，這樣的分辨率能夠滿足一般的導(dǎo)航和警戒雷達(dá)。若量化深度 降低，則距離分辨率將進(jìn)一步提高。由以上分析可見所采用方案能夠滿足視頻的帶寬要求。

　　2、系統(tǒng)實現(xiàn)的關(guān)鍵點

　　2．1方案中的雷達(dá)視頻數(shù)據(jù)流程和結(jié)構(gòu)

　　對于30MHz帶寬的數(shù)字化雷達(dá)視頻信號要求實時傳輸，合理地安排數(shù)據(jù)的流程非常重要。其流程如圖1所示。

　　由底層到應(yīng)用程序，雷達(dá)數(shù)據(jù)主要經(jīng)過三個數(shù)據(jù)傳輸過程。（1）由數(shù)據(jù)采集卡至設(shè)備驅(qū)動，在數(shù)據(jù)采集卡中采用了雙FIFO技術(shù)，通過DMA單個 FIFO傳輸一幀雷達(dá)數(shù)據(jù)，即一個主脈沖正程的雷達(dá)回波信號。這里雙FIFO的作用在于信號的實時傳送，采集卡對FIFO1寫入時，驅(qū)動程序通過 DMA將FIFO2的數(shù)據(jù)傳入BLK2中，此為數(shù)據(jù)通道CH2，CH1為FIFO1與BLK2之間的通道。在系統(tǒng)中，CH1和CH2分時復(fù)用一個DMA通 道。（2）驅(qū)動程序和顯示應(yīng)用模塊的數(shù)據(jù)交互，采用了乒乓存儲區(qū)的技術(shù)，如圖1所示。當(dāng)DMA占用BLK1時，顯示應(yīng)用程序?qū)LK2中的雷達(dá)視頻數(shù)據(jù)讀 入，進(jìn)行數(shù)據(jù)合并、抗異步干擾處理，并實時顯示。（3）驅(qū)動模塊與數(shù)據(jù)存儲模塊的數(shù)據(jù)交互，這個交互過程和上面相似，不過，對于BLK1、BLK2的訪問 都要和顯示應(yīng)用程序分時進(jìn)行。

　　在時序上，各個數(shù)據(jù)通道的詳細(xì)分時關(guān)系如圖2所示。

　　如圖2所示，在第N+1個主脈沖回波內(nèi)，數(shù)據(jù)采集卡將AD變換之后實時數(shù)字雷達(dá)信號寫入FIFO2中（數(shù)據(jù)排隊），通過DMA將FIFO2的數(shù)據(jù)傳入BLK1（CH1），同時將BLK2的數(shù)據(jù)傳入顯示應(yīng)用模塊（CH4）和數(shù)據(jù)存儲模塊（CH6）。

　　由于在CH1～CH6中傳送的數(shù)字化雷達(dá)視頻數(shù)據(jù)都有特定的時序，且都是實時數(shù)據(jù)，故通道中的數(shù)據(jù)幀格式相對簡單，幀頭沒有同步頭和差錯控制。幀格式如圖3所示。

　　在幀頭高字位給出13位方位碼，同時預(yù)留出高3位，用以傳輸方位碼的特征信息，如正北信號、扇區(qū)信號和圖元信號，這些信號在硬件（數(shù)據(jù)采集卡） 中容易實現(xiàn)，能節(jié)省軟件的處理時間。在目前的系統(tǒng)中，這些特征信息還用不到，在具體到雷達(dá)數(shù)據(jù)的分析時，這些信息能起到很重要的作用。幀頭的低字位給出距 離信息，包括低4位的量程信息和高12位的距離采樣深度。

　　2．2 數(shù)據(jù)采集卡的實現(xiàn)

　　雷達(dá)數(shù)據(jù)采集卡在本系統(tǒng)中起到基石的作用，它將由雷達(dá)接收機送下來的模擬視頻信號采樣量化，經(jīng)過量程歸并后，相對于主脈沖對齊，然后加入幀頭信息，通過DMA傳輸給驅(qū)動程序。數(shù)據(jù)采集卡的功能結(jié)構(gòu)如圖4所示。

　　數(shù)據(jù)采集卡共有七個主要模塊：PCI總線控制模塊采用通用芯片PCI9080橋接本地總線和PCI總線;本地總線控制模塊CM負(fù)責(zé)卡內(nèi)控制信號 和狀態(tài)信號的交互;SYN為外部方位碼和主脈沖的同步模塊，它根據(jù)主脈沖產(chǎn)生AD的采樣時鐘和量程歸并時鐘;AD采用TLC5540對雷達(dá)視頻信號進(jìn)行采 樣量化;MERGE模塊為量程歸并模塊;PACK模塊將由SYN和MERGE模塊送來的方位碼和視頻數(shù)據(jù)打包成幀，并排隊送入FIFO;FIFO模塊將幀 結(jié)構(gòu)的雷達(dá)數(shù)據(jù)通過DMA傳給驅(qū)動程序。在硬件的實現(xiàn)上采用了可編程器件CPLD。

　　2．3用CPLD實現(xiàn)雙FIFO控制

　　采集卡中數(shù)字化雷達(dá)視頻信號在推入FIFO之前要經(jīng)過打包成幀的處理，這個處理過程通過一片EPM7128SLC84-10實現(xiàn)。其內(nèi)部的控制邏輯如圖5所示。

　　圖3中，數(shù)據(jù)幀的幀頭包含方位信息和數(shù)據(jù)量以及量程信息，這一部分的處理在圖5的head模塊中實現(xiàn);視頻量化深度為8位，并行推入FIFO為 16位，這就需要將數(shù)據(jù)移位合并，這個過程在body模塊中通過兩個8位D觸發(fā)器陣列實現(xiàn);在主脈沖前沿需要將幀頭信息插入，這個邏輯控制通過clk模塊 中的一個狀態(tài)機實現(xiàn)。狀態(tài)機的轉(zhuǎn)移圖如圖6所示。

　　狀態(tài)機的時鐘為數(shù)據(jù)推入時鐘d_merge_clk，狀態(tài)轉(zhuǎn)移通過主脈沖mainpulse_syn和幀數(shù)據(jù)時鐘d_pack_clk控制，其 中d_pack_clk通過d_merge_clk二分頻得到。通過mainpulse的上升沿判斷進(jìn)入新的一幀數(shù)據(jù)，通過d_pack_clk的前兩個 時鐘周期（head_sel=1，2）插入幀頭。狀態(tài)機的邏輯仿真如圖7所示。

　　對于雙FIFO的乒乓操作，也是通過一個狀態(tài)機實現(xiàn)的。狀態(tài)機轉(zhuǎn)移圖如圖8所示。

　　狀態(tài)機的時鐘為d_merge_clk，通過主脈沖mainpulse_syn控制狀態(tài)轉(zhuǎn)移，對FIFO1和FIFO2進(jìn)行輪詢操作。狀態(tài)機的邏輯仿真如圖9所示。

　　本文論證了雷達(dá)視頻實時數(shù)據(jù)采集的實用性和可行性，并提出了一套切實可行的方案，對方案中的關(guān)鍵點作了必要的闡述。此項技術(shù)的推廣，無疑將提高雷達(dá)視頻終端的兼容性、可移植性和通用性。