前衛(wèi)星技術(shù)已廣泛應(yīng)用于國民生產(chǎn)的各個方面。通訊衛(wèi)星，氣象衛(wèi)星以及遙感衛(wèi)星，科學(xué)探測衛(wèi)星等與人們的生活密切相關(guān)。衛(wèi)星所收集的大量數(shù)據(jù)資料能否及時準(zhǔn)確地下傳、接收和存儲是衛(wèi)星技術(shù)的一個重要方面。其傳送過程如圖 1 所示。

　　從衛(wèi)星上高速下傳的數(shù)據(jù)由地面衛(wèi)星接收站轉(zhuǎn)發(fā)為基帶信號，通過光纜傳送至數(shù)據(jù)中心，速度可達(dá)上百兆波特率，要求系統(tǒng)正確接收，經(jīng)過同步和預(yù)處理，然后存入計算機(jī)系統(tǒng)，供數(shù)據(jù)中心使用。其特點(diǎn)是：數(shù)據(jù)下傳速度高，數(shù)據(jù)量大，持續(xù)時間長，并且要求具有差錯控制功能。而本文介紹了為了滿足此要求而設(shè)計的數(shù)據(jù)接收和存儲系統(tǒng)。

　　系統(tǒng)設(shè)計

　　數(shù)據(jù)接收和存儲系統(tǒng)主要包括數(shù)據(jù)接收和預(yù)處理，數(shù)據(jù)傳送，數(shù)據(jù)存儲等部分。本文主要介紹 CPLD，PCI 總線結(jié)構(gòu)，總線控制器 PCI9054。其系統(tǒng)組成如圖 2 所示。

　　基帶串行信號由復(fù)雜可編程邏輯器件（CPLD）進(jìn)行串并轉(zhuǎn)換，變?yōu)?8 位數(shù)據(jù)信號后根據(jù)編碼方式找到同步幀，并進(jìn)行預(yù)處理，然后傳到先入先出存儲器 FIFO， 在邏輯控制下將數(shù)據(jù)送入 PCI 總線控制器 PCI9054，由 9054 采用 DMA 突發(fā)方式傳輸至內(nèi)存，再存儲到 RAID 磁盤陣列。

　　采用復(fù)雜可編程邏輯器件（CPLD）可大大減少復(fù)雜的控制，通過 VHDL 語言即可靈活設(shè)置控制邏輯。而且隨著超大規(guī)模集成電路的發(fā)展，可編程邏輯器件的發(fā)展非常迅速，現(xiàn)已達(dá)到數(shù)十萬門，速度《1ns（管腳之間）。由于高速電路設(shè)計中的干擾問題非常嚴(yán)重，因此要盡可能地減少線路設(shè)計，所以采用 CPLD 不僅可滿足系統(tǒng)要求的復(fù)雜的邏輯關(guān)系，而且可大大減少布線干擾，調(diào)試和更改也非常方便，是今后邏輯控制的發(fā)展方向。在本系統(tǒng)中，CPLD 不僅實(shí)現(xiàn)串并轉(zhuǎn)換和同步的功能，同時還用以實(shí)現(xiàn)數(shù)據(jù)進(jìn)入 FIFO 以及由 FIFO 傳入 PCI9054 的傳輸控制邏輯，中斷邏輯以及主機(jī)對數(shù)據(jù)傳輸通道的前端控制。

　　在總線結(jié)構(gòu)上，由于數(shù)據(jù)傳輸速度高，以往的 ISA 總線不能滿足要求（ISA 總線傳輸速度 5MB/S），必須采用更快的 PCI 總線結(jié)構(gòu)。PCI 總線協(xié)議是 Intel 公司 1992 年提出的，為滿足高速數(shù)據(jù)輸入 / 輸出要求而設(shè)計的一種低成本，高性能的局部總線協(xié)議。它是一種獨(dú)立于處理器的總線結(jié)構(gòu)，具有 32 位或 64 位的復(fù)用的數(shù)據(jù)地址總線，總線上的設(shè)備可以以系統(tǒng)總線的速度在相互之間進(jìn)行數(shù)據(jù)傳輸，或直接訪問系統(tǒng)內(nèi)存，可以達(dá)到 132MB/s 的數(shù)據(jù)傳輸速率（64 位則性能加倍）。采用 PCI 接口的設(shè)備必須滿足 PCI 接口規(guī)范 V2.2 標(biāo)準(zhǔn)。

　　總線結(jié)構(gòu)具有非常明顯的優(yōu)點(diǎn)，但其總線規(guī)范十分復(fù)雜，要求非常嚴(yán)格的時序關(guān)系，接口的設(shè)計難度較大。因此，為了減少 PCI 總線在實(shí)際應(yīng)用中的復(fù)雜性，許多公司設(shè)計出了專門針對 PCI 總線接口的控制芯片。PCI9054 就是其中比較先進(jìn)的一種。PCI9054 是 PLX 公司推出的一種 33M， 32 位 PCI 接口控制器，可同時支持 3.3V 和 5V 兩種信號環(huán)境，并且具有電源管理功能。其結(jié)構(gòu)框圖如圖 3 所示。

　　它提供了三種物理總線接口：PCI 總線接口，LOCAL 總線接口，及串行 EPROM 接口。

　　總線的數(shù)據(jù)寬度為 32 位，時鐘頻率可達(dá)到 50MHZ， 并且支持?jǐn)?shù)據(jù)預(yù)取功能。 9054 的 LOCAL 總線與 PCI 總線之間數(shù)據(jù)傳輸有三種方式：主模式（Direct Master），從模式（Direct Slave），DMA 方式。其內(nèi)部具有兩個 DMA 數(shù)據(jù)通道，雙向數(shù)據(jù)通路上各有 6 個 FIFO 進(jìn)行數(shù)據(jù)緩沖，可同時進(jìn)行高速的數(shù)據(jù)接收和發(fā)送。8 個 32 位 Maibox 寄存器可為雙向數(shù)據(jù)通路提供消息傳送。9054 還有 2 個 32 位 Doorbell 寄存器，用來在 PCI 和 Local 總線上產(chǎn)生中斷。

　　用戶通過設(shè)置其內(nèi)部寄存器，即可完成各種控制功能。9054 內(nèi)部寄存器的配置信息可以寫在一片串行 EPROM 中，在加電時 9054 自動加載串行 EPROM 配置信息，并由 PCIBIOS 通過 PCI 總線對配置寄存器讀寫。9054 可方便地與各種存儲設(shè)備相連接，在本設(shè)計中，它與 FIFO 及 EPROM 的設(shè)計接口如圖 4 所示。在本系統(tǒng)中，數(shù)據(jù)傳輸是單方向的，因此只設(shè)計 PCI9504 從 FIFO 中讀數(shù)據(jù)的情況，只用到與讀 FIFO 有關(guān)的信號，如 REN，RCLK 等。其中的 CPLD 邏輯關(guān)系如下：

　　平時為高電平（無效電平），當(dāng) ADS#為低（有效），BLAST 為高（無效），LW/R 為低（有效）時，表明 9054 開始了一個有效的讀數(shù)據(jù)周期，CPLD 產(chǎn)生一個低電平信號 REN（有效電平）給 FIFO，同時作為 Ready 信號返回給 9054，通知 9054 設(shè)備已準(zhǔn)備就緒。此信號持續(xù)到 ADS#為高（無效）且 BLAST 為低（有效）時，表明 9054 已經(jīng)開始一個周期，此時 REN 信號再次變高電平（無效）。

　　信號與 REN 信號可同樣設(shè)置，在讀信號允許的同時使能 FIFO 芯片。

　　本設(shè)計中采用了 PCI9054 的 DMA 工作方式，在此方式下，9054 作為 PCI 總線的主設(shè)備，同時也是 Local 總線的控制者，通過設(shè)置其 DMA 控制器內(nèi)部的寄存器即可實(shí)現(xiàn)兩總線之間的數(shù)據(jù)傳送。表 1 顯示了與 DMA 傳輸相關(guān)的寄存器在 PCI 總線上的地址分配：

　　的 DMA 傳輸過程可由以下幾個步驟實(shí)現(xiàn)：

　?。O(shè)置方式寄存器：設(shè)置 DMA 通道的傳輸方式，寄存器 DMAMODE0 或者 DMAMODE1 的位 9:0- 表示塊傳輸，1- 表示散 / 聚傳輸；

　?。O(shè)置 PCI 地址寄存器：設(shè)置 PCI 總線側(cè)的地址空間。

　　．設(shè)置 LOCAL 地址寄存器：設(shè)置 LOCAL 總線側(cè)的地址空間。

　　．設(shè)置傳輸計數(shù)寄存器：以字節(jié)位單位設(shè)置傳輸數(shù)據(jù)量。

　?。O(shè)置描述寄存器：設(shè)置 DMA 傳輸?shù)姆较?；在?/ 聚方式下，位 0 表示傳輸參數(shù)的加載地址，0-PCI 地址，1-Local 地址； 位 1 表示傳輸鏈結(jié)束，0- 未結(jié)束，1- 結(jié)束；位 2 設(shè)置當(dāng)前塊傳輸結(jié)束后中斷；位 3 指示 DMA 的傳輸方向，0- 從 PCI 總線到 Local 總線，1- 從 Local 總線到 PCI 總線；高 28 位［31:4］表示傳輸參數(shù)表的地址指針。

　?。O(shè)置命令 / 狀態(tài)寄存器：啟動或停止 DMA 操作，并讀此寄存器返回 DMA 狀態(tài) 。

　　通過 PCI9054 的 DMA 傳輸方式，高速數(shù)據(jù)可以較容易地實(shí)現(xiàn)從 PCI 接口板上傳入計算機(jī)，不必考慮 PCI 總線接口的實(shí)現(xiàn)，從而大大簡化了設(shè)計中的復(fù)雜度，加快了設(shè)計周期。

　　結(jié)語

　　隨著數(shù)字技術(shù)的發(fā)展，要求的數(shù)據(jù)傳輸速率將會越來越高，CPLD 技術(shù)和 PCI 總線將會越來越多地應(yīng)用在數(shù)據(jù)傳輸?shù)脑O(shè)計中，PCI9054 總線控制器有著較高的性能 / 價格比，將來的應(yīng)用將會更加廣泛。