每個(gè) PWM DAC 設(shè)計(jì)都需要模擬濾波，以將所需的 PWM 占空比成比例的直流分量與不需要的交流紋波分開(kāi)。其中簡(jiǎn)單的是基本的 RC 低通濾波器，它提供峰峰值紋波幅度（對(duì)于 50% PWM 占空比的壞??情況，其中 T PWM = PWM 周期時(shí)間，并假設(shè) RC > T PWM）的：
    V紋波/ V滿量程= T PWM / 4·RC
    明顯的設(shè)計(jì)權(quán)衡是，雖然可以通過(guò)選擇足夠大的 RC 產(chǎn)品來(lái)實(shí)現(xiàn)任何所需程度的紋波衰減，但穩(wěn)定時(shí)間會(huì)相應(yīng)受到影響。例如，如果我們（相當(dāng)合乎邏輯地）選擇穩(wěn)定帶的定義等于紋波幅度，那么……
    T settle = RC·ln(V fullscale / V ripple )
    = T PWM ·V fullscale ·ln(V fullscale / V ripple ) / (4·V ripple )
    這種關(guān)系的后果可以用 8 位的情況來(lái)說(shuō)明：
    給定：V紋波/ V滿量程= 1/256；RC = 64·T脈寬調(diào)制
    T穩(wěn)定= 64·ln(256)·T PWM = 355·T PWM
    其中，即使對(duì)于相當(dāng)快的 32 kHz（31?s T PWM），也預(yù)測(cè)了 11 毫秒的穩(wěn)定時(shí)間。
    顯然，如果穩(wěn)定時(shí)間是一個(gè)關(guān)鍵的設(shè)計(jì)參數(shù)，我們就需要做得更好，找到一種不太簡(jiǎn)單的濾波方案。我之前的 DI，F(xiàn)ast-settling synchronous-PWM-DAC filter has almost no ripple說(shuō)明了這個(gè)方向的極端可能性。

    但并非所有不能容忍一月糖蜜355·T PWM 穩(wěn)定時(shí)間的應(yīng)用都需要或能夠證明這種復(fù)雜的濾波解決方案是合理的。此處介紹的設(shè)計(jì)理念解決了這些中間應(yīng)用程序。如圖1所示，它通過(guò)一個(gè)反相器、R2 和 C2 增強(qiáng)了基本的 R1/C1 低通，它們結(jié)合起來(lái)從需要的直流信號(hào)中抵消和減去（大部分）不需要的交流分量，留下相對(duì)干凈的模擬穩(wěn)定時(shí)間比簡(jiǎn)單的 RC 濾波器少得多的輸出。

    圖 1  PWM DAC 紋波消除器的波形和原理圖
    但“相對(duì)干凈”有多純，“少得多”有多快？設(shè)置 R2=R1 和 C2=C1，新電路的紋波和穩(wěn)定時(shí)間數(shù)據(jù)為：
    Vripple / Vfullscale = (TPWM / 4·RC)2
    Tsettle = TPWM ·ln(Vfullscale / Vripple )·(Vfullscale / 16·Vripple )1/2
    Referring again to the 8-bit case (illustrated graphically in Figure 1):
    Given: RC = 4·TPWM
    Tsettle = 22·TPWM = 0.69 ms