任何一個(gè)串行協(xié)議都離不開(kāi)幀和同步，JESD204B 也不例外，也需要收發(fā)雙方有相同的幀結(jié)構(gòu)，然后以一種方式來(lái)同步，即辨別起始。JESD204B是以時(shí)鐘信號(hào)的沿來(lái)辨別同步的開(kāi)始，以及通過(guò)一定的握手信號(hào)使得收發(fā)雙方能夠正確識(shí)別幀的長(zhǎng)度和邊界，因此時(shí)鐘信號(hào)及其時(shí)序關(guān)系對(duì)于JESD204B 就顯得極其重要。下圖是典型的JESD204B 系統(tǒng)的系統(tǒng)連接，Device Clock 是器件工作的主時(shí)鐘，一般在數(shù)模轉(zhuǎn)換器里為其采樣時(shí)鐘或者整數(shù)倍頻的時(shí)鐘，其協(xié)議本身的幀和多幀的時(shí)鐘也是基于Device Clock。

關(guān)于SYSREF與Device Clock時(shí)序

SYSREF 是用于指示不同轉(zhuǎn)換器或者邏輯的Device Clock 的沿，或者不同器件間DeterminisTIc latency 的參考。如下圖所示，Device Clock 和SYSREF 必須滿足的時(shí)序關(guān)系。SYSREF 的個(gè)上升沿要非常容易的能被Device Clock 捕捉到，這樣就需要SYSREF和Device Clock 滿足上圖的時(shí)序關(guān)系。通常會(huì)因?yàn)镻CB 的線長(zhǎng)以及時(shí)鐘器件不同通道輸出時(shí)的Skew，會(huì)帶來(lái)一定的誤差，Device Clock 的上升沿不一定正好在SYSREF 的脈沖的正中間，工程上只要在一定范圍內(nèi)就能保證JESD204 收發(fā)正常工作

根據(jù)JESD204B標(biāo)準(zhǔn)，SYSREF可采用不同的模式：連續(xù)性（也稱(chēng)為周期性）和有間隙的周期性或性信號(hào)。SYSREF的周期必須是本地多幀時(shí)鐘（LMFC）的整數(shù)倍，以避免多幀中間的SYSREF脈沖。

連續(xù)性模式允許連續(xù)性輸出。由于從SYSREF至器件時(shí)鐘存在串?dāng)_，因此許多開(kāi)發(fā)人員不用連續(xù)性模式。但是，連續(xù)性模式使系統(tǒng)開(kāi)發(fā)人員能在兩個(gè)信號(hào)之間手動(dòng)設(shè)置恰當(dāng)?shù)拇_定性相位關(guān)系。設(shè)置后，它可變?yōu)橛虚g隙的周期性SYSREF。

在有間隙的周期性或性模式中，SYSREF時(shí)鐘分頻器的輸出通過(guò)脈沖發(fā)生器被饋送給輸出路徑。脈沖發(fā)生器用門(mén)控制SYSREF信號(hào)，只讓少數(shù)脈沖通過(guò)。脈沖數(shù)可被設(shè)定為一個(gè)、兩個(gè)、四個(gè)或八個(gè)。因?yàn)闆](méi)有周期性信號(hào)，所以從SYSREF至器件時(shí)鐘的串?dāng)_被限度地減少。

a）連續(xù)性SYSREF；

b）脈沖式SYSREF（性或有間隙的周期性模式）；

c）SYSREF請(qǐng)求（有間隙的周期性模式）

LMK04821系列器件為該話題提供了很好的范例研究素材，憑借來(lái)自第二鎖相環(huán)（PLL）電壓控制振蕩器的單個(gè)SYSREF時(shí)鐘分頻器來(lái)產(chǎn)生SYSREF信號(hào)。信號(hào)從分頻器被分配到個(gè)別的輸出路徑。每個(gè)輸出路徑均包含數(shù)字和模擬延遲，以調(diào)節(jié)與器件時(shí)鐘有關(guān)的SYSREF相位，從而消除抖動(dòng)，可在具有器件和SYSREF時(shí)鐘的子類(lèi)1時(shí)鐘方案里驅(qū)動(dòng)多達(dá)七個(gè)JESD204B轉(zhuǎn)換器或邏輯器件。

TI公司開(kāi)發(fā)的可配置時(shí)鐘芯片LMK04828B是一款低抖動(dòng)時(shí)鐘芯片，該時(shí)鐘芯片支持多路同步輸出，共有7組/14路時(shí)鐘輸出端口，每組包含兩路時(shí)鐘輸出，分別輸出器件時(shí)鐘和SYSREF。該芯片具備數(shù)字延時(shí)和模擬延時(shí)調(diào)節(jié)功能，能夠調(diào)節(jié)各路時(shí)鐘之間的延時(shí)差，從而使器件時(shí)鐘能夠容易地捕捉到SYSREF信號(hào)的上升沿。

TI公司開(kāi)發(fā)的可配置時(shí)鐘芯片LMK04828B是一款低抖動(dòng)時(shí)鐘芯片，該時(shí)鐘芯片支持多路同步輸出，共有7組/14路時(shí)鐘輸出端口，每組包含兩路時(shí)鐘輸出，分別輸出器件時(shí)鐘和SYSREF。該芯片具備數(shù)字延時(shí)和模擬延時(shí)調(diào)節(jié)功能，能夠調(diào)節(jié)各路時(shí)鐘之間的延時(shí)差，從而使器件時(shí)鐘能夠容易地捕捉到SYSREF信號(hào)的上升沿。

其中，F(xiàn)表示一幀數(shù)據(jù)中的字節(jié)數(shù)，K表示一個(gè)多幀數(shù)據(jù)中幀的個(gè)數(shù)，R表示LMFC與SYSREF的頻率倍數(shù)關(guān)系。

利用LMK04828B的數(shù)字延時(shí)功能調(diào)整SYSREF與器件時(shí)鐘之間的延時(shí)關(guān)系來(lái)滿足建立保持時(shí)間要求，還可以通過(guò)增加SYSREF信號(hào)的高電平持續(xù)時(shí)間來(lái)實(shí)現(xiàn)。如下圖所示，用器件時(shí)鐘的上升沿采集SYSREF信號(hào)的上升沿。SYSREF的高電平持續(xù)時(shí)間如式(3)所示，其中T表示器件時(shí)鐘的周期，Tsu表示建立時(shí)間要求，Th表示保持時(shí)間要求。此時(shí)SYSREF高電平范圍內(nèi)有兩個(gè)器件時(shí)鐘上升沿，即便個(gè)器件時(shí)鐘上升沿與SYSREF上升沿之間的延時(shí)不滿足建立時(shí)間要求，第二個(gè)器件時(shí)鐘上升沿依然能夠采集到SYSREF的高電平。

通常情況下可以結(jié)合以上兩種方法來(lái)使SYSREF滿足建立保持時(shí)間要求。首先利用LMK04828B的數(shù)字延時(shí)功能調(diào)節(jié)器件時(shí)鐘與SYSREF的延時(shí)，將器件時(shí)鐘上升沿滯后于SYSREF，并保持一段較長(zhǎng)的時(shí)間間隔。然后通過(guò)增加SYSREF的高電平持續(xù)時(shí)間來(lái)進(jìn)一步保證建立保持時(shí)間。

SYSREF的高電平持續(xù)時(shí)間并不是越長(zhǎng)越好，當(dāng)SYSREF高電平持續(xù)時(shí)間過(guò)長(zhǎng)時(shí)，即使器件時(shí)鐘采集到SYSREF的高電平，但是由于不易采集到SYSREF的低電平而無(wú)法被判定為采集到SYSREF的上升沿事件。通常由LMK04828B直接輸出占空比為50%的SYSREF信號(hào)即可。