串行數(shù)據(jù)傳輸與并行數(shù)據(jù)傳輸相比具有重要優(yōu)勢，在許多系統(tǒng)中，這些優(yōu)勢足以證明添加串行化和反串行化并行數(shù)據(jù)的電路是合理的，以便它可以作為串行數(shù)據(jù)傳輸。然而，計(jì)算機(jī)內(nèi)存是一個(gè)應(yīng)用領(lǐng)域，其中并行數(shù)據(jù)傳輸仍然很普遍。由于它們可以同時(shí)讀取和寫入許多數(shù)字信號，因此并行接口速度很快，設(shè)計(jì)人員一直在尋找使它們更快的方法。

一種古老但仍然相關(guān)的實(shí)現(xiàn)數(shù)據(jù)傳輸速率大幅提高的技術(shù)稱為雙泵，該功能是將內(nèi)存系統(tǒng)變成雙倍數(shù)據(jù)速率 (DDR) 內(nèi)存系統(tǒng)的原因?！皢伪谩贝鎯?chǔ)系統(tǒng)采用歷史悠久的策略將數(shù)據(jù)從一個(gè) IC 同步移動(dòng)到另一個(gè) IC?；旧希壿嬓盘柮總€(gè)時(shí)鐘周期改變，并在時(shí)鐘的上升沿或下降沿由接收器采樣。在此方案中，字的傳輸速率不能超過時(shí)鐘頻率。

例如，如果您的時(shí)鐘以 133 MHz 運(yùn)行，您可以（理想情況下）每秒傳輸 1.33 億字。請注意，位傳輸速率取決于系統(tǒng)架構(gòu)，因?yàn)椴煌挠?jì)算系統(tǒng)使用不同的字長——8 位、16 位等。雙泵系統(tǒng)可以達(dá)到 266 MT/s（每秒百萬次傳輸）和 133 MHz鐘。

在本文中，我們將了解單數(shù)據(jù)速率接口和雙數(shù)據(jù)速率接口之間的差異、我們使用 DDR 的原因及其應(yīng)用。

SDR 與 DDR：單數(shù)據(jù)速率和雙數(shù)據(jù)速率接口

下面圖 1 中顯示的時(shí)序圖是單數(shù)據(jù)速率存儲(chǔ)器接口的示例。 

圖 1.單數(shù)據(jù)速率存儲(chǔ)器接口示例。圖片 [已修改] 由Texas Instruments提供

首先，使用 EM_BA 信號選擇存儲(chǔ)體，并通過 EM_A 信號建立行和列地址。數(shù)據(jù)字 D1、D2、D3 和 D4 在 EM_D 引腳上輸出。注意一個(gè)數(shù)據(jù)字如何占據(jù) EM_CLK 信號的整個(gè)周期。 

我們將查看的下一個(gè)時(shí)序圖（圖 2）描繪了一個(gè)雙倍數(shù)據(jù)速率接口。

圖 2.雙倍數(shù)據(jù)速率接口示例。圖片由美光提供

“DQ”線代表數(shù)據(jù)信號，陰影區(qū)域之間的無陰影 X 形區(qū)域表示從一個(gè)字到下一個(gè)字的轉(zhuǎn)換。您可以看到每個(gè)字只需要一個(gè)完整時(shí)鐘周期的一半。請記住，該芯片使用差分時(shí)鐘，這就是時(shí)序圖具有 CK 信號和互補(bǔ) CK# 信號的原因。

動(dòng)機(jī)：為什么雙倍數(shù)據(jù)速率？

您可能想知道為什么工程師在本可以將時(shí)鐘頻率提高兩倍的情況下還要費(fèi)心為 DDR 信號創(chuàng)建新邏輯。對這個(gè)決定的主要解釋包含在代表無數(shù)小時(shí)高速研發(fā)的兩個(gè)詞中：信號完整性。

高頻信號——這里的“高頻”是相對于給定技術(shù)時(shí)代或應(yīng)用場景的限制來理解的——是電路板設(shè)計(jì)人員非常驚愕的一個(gè)來源。這些信號：

• 由于有限的信道帶寬而導(dǎo)致更多色散
• 需要更多的功耗
• 更容易受到電容耦合和反射的影響，
• 從任何 PCB 上存在的各種無意天線中更有效地輻射

它們也更難使用測試設(shè)備進(jìn)行表征和故障排除。例如，示波器的模擬和數(shù)字帶寬有限，隨著頻率的增加，它會(huì)在波形中引入更多失真。

因此，在嘗試實(shí)現(xiàn)更高的時(shí)鐘速率之前，從現(xiàn)有時(shí)鐘速率中提取盡可能多的吞吐量是有意義的。通過從單一數(shù)據(jù)速率接口轉(zhuǎn)向 DDR 接口，設(shè)計(jì)人員可以在不改變系統(tǒng)信號頻率的情況下顯著提高數(shù)據(jù)傳輸速率。即使數(shù)據(jù)信號的頻率增加了兩倍，所有這一切都可以實(shí)現(xiàn)，這個(gè)新的數(shù)據(jù)頻率不高于先前的時(shí)鐘頻率。

DDR內(nèi)存應(yīng)用

雙泵是一種通用功能，已用于各種并行數(shù)據(jù)傳輸接口。甚至高速數(shù)據(jù)轉(zhuǎn)換器也采用了這種技術(shù)。例如，在圖 3 所示的模數(shù)轉(zhuǎn)換器 (ADC) 時(shí)序圖中，一個(gè)樣本在一個(gè)完整時(shí)鐘周期所需的時(shí)間內(nèi)被數(shù)字化，但數(shù)字輸出使用 DDR 時(shí)序，因?yàn)閮蓚€(gè)數(shù)據(jù)位復(fù)用到每個(gè)輸出。 

圖 3.示例 ADC 時(shí)序圖，其中顯示的所有信號都是差分信號。圖片由Analog/Linear Technology提供

然而，DDR 并行傳輸仍然與計(jì)算系統(tǒng)中使用的SDRAM（同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）密切相關(guān)。幾十年來，工程師們一直在努力提高計(jì)算機(jī)移動(dòng)和處理數(shù)字?jǐn)?shù)據(jù)的速度，而 DDR 信號使他們能夠在保持當(dāng)時(shí)可行的時(shí)鐘頻率的同時(shí)將吞吐量提高一倍。

1998 年發(fā)布的代 DDR SDRAM 支持高達(dá) 200 MHz 的時(shí)鐘頻率和高達(dá) 400 MT/s 的相應(yīng)傳輸速率。然后是 DDR2、DDR3、DDR4，是我們目前使用的 DDR5。DDR5 的傳輸速率超過 7 GT/s。