雙泵浦是一種通用功能，已用于各種并行數(shù)據(jù)傳輸接口。甚至高速數(shù)據(jù)轉換器也采用了這種技術。例如，在圖 3 所示的模數(shù)轉換器 (ADC) 時序圖中，一個樣本在一個完整時鐘周期所需的時間內(nèi)被數(shù)字化，但數(shù)字輸出使用 DDR 時序，因為兩個數(shù)據(jù)位被復用到每個樣本上。輸出。

    圖 3. ADC 時序圖示例，其中顯示的所有信號都是差分信號。圖片由Analog/Linear Technology提供
    然而，DDR并行傳輸仍然與計算系統(tǒng)中使用的SDRAM（同步動態(tài)隨機存取存儲器）密切相關。幾十年來，工程師們一直在努力提高計算機移動和處理數(shù)字數(shù)據(jù)的速度，DDR 信號使他們能夠將吞吐量加倍，同時保持當時可行的時鐘頻率。
    1998年發(fā)布的代DDR SDRAM支持高達200 MHz的時鐘頻率以及高達400 MT/s的傳輸速率。然后是 DDR2、DDR3、DDR4，是我們目前使用的 DDR5。DDR5 的傳輸速率超過 7 GT/s。