下面的圖 6 顯示了圖 5 的 DSP Slice 的簡化框圖。

    圖6
    這個簡化的框圖強調一個切片的輸出可以作為輸入路由到下一個切片的加法器/減法器。如果我們忽略圖 6 中所示的輸入寄存器，圖 6 的原理圖與圖 4 虛線框內的電路相同。因此，通過級聯(lián)這些 DSP 切片，我們可以有效地實現(xiàn)圖 4 的 FIR 濾波器。在這種情況下，我們可以使用 FPGA 的通用結構切片來實現(xiàn)紅色加法器（參見圖 4）。

  

    圖 7. 基于 DSP48 的八抽頭對稱 FIR 濾波器實現(xiàn)。圖片由Xilinx提供。點擊放大。
    這里，陰影加法器實現(xiàn)了圖 4 中的紅色加法器，并且可以使用片內的寄存器來實現(xiàn)延遲線。