功耗較低的便攜式和嵌入式產(chǎn)品在當(dāng)今競爭極其激烈的市場中具有非常顯著的優(yōu)勢。每一代產(chǎn)品規(guī)劃都必須滿足功能和性能的大幅提高以及功耗的大幅降低。對于電池供電的嵌入式和便攜式（通常是無線）消費(fèi)電子系統(tǒng)來說尤其如此。
    這些便攜式產(chǎn)品的體積在每一代產(chǎn)品中都變得越來越小，但消費(fèi)者卻越來越期待更多更好的功能（這需要更高的處理能力和性能）并要求更長的電池壽命。例如，除了實(shí)際撥打電話之外，現(xiàn)代手機(jī)還可能具有以下功能：充當(dāng)個(gè)人記事本；玩游戲; 拍攝、傳輸和接收靜態(tài)圖片和/或短視頻；瀏覽網(wǎng)絡(luò); 等等。
    過去，下一代產(chǎn)品規(guī)劃的重點(diǎn)主要集中在底層微處理單元的微架構(gòu)上。然而，處理器微架構(gòu)的改進(jìn)通常僅產(chǎn)生關(guān)于性能提高的二階或三階效應(yīng)。
    相比之下，整體硬件（平臺）架構(gòu)以及其上運(yùn)行的軟件的架構(gòu)和算法內(nèi)容都在系統(tǒng)層面具有一階效應(yīng)。
    創(chuàng)建的低功耗設(shè)計(jì)需要在硬件架構(gòu)、軟件架構(gòu)和底層軟件算法方面進(jìn)行復(fù)雜的權(quán)衡。成功的功耗敏感設(shè)計(jì)的創(chuàng)建需要系統(tǒng)架構(gòu)師和工程師（硬件和軟件）能夠準(zhǔn)確有效地執(zhí)行和量化此類權(quán)衡。為了實(shí)現(xiàn)這一目標(biāo)，建筑師和工程師需要能夠在設(shè)計(jì)過程的早期訪問和分析功率數(shù)據(jù)。
    電源管理虛擬原型
    虛擬原型 (VP) 和虛擬系統(tǒng)原型 (VSP)是建模、分析和優(yōu)化實(shí)時(shí)系統(tǒng)電源需求和權(quán)衡的強(qiáng)大而有效的方法。使用此類工具，可以對硬件架構(gòu)和軟件算法進(jìn)行非常和增量的更改，從而顯著影響系統(tǒng)的功耗。
    但手機(jī)等復(fù)雜系統(tǒng)（包括其軟件）的性能和功耗等特征無法作為正式的數(shù)學(xué)問題來表示和計(jì)算。確定此類特性的現(xiàn)實(shí)解決方案是某種形式的模擬。
    此模擬的一種選擇是硬件加速和/或仿真。不幸的是，除了僅提供對系統(tǒng)內(nèi)部工作的有限可見性之外，這些解決方案支持的抽象級別是寄存器傳輸級（RTL）表示。
    因此，直到設(shè)計(jì)周期很長一段時(shí)間，當(dāng)設(shè)計(jì)的硬件部分基本完成時(shí)，開發(fā)和評估才能開始。反過來，這限制了設(shè)計(jì)團(tuán)隊(duì)探索、評估和優(yōu)化硬件架構(gòu)的能力。此外，處理器的 FPGA 實(shí)現(xiàn)通常很慢，以大約 1 MIP 的速度執(zhí)行軟件，比同一處理器的虛擬處理器模型慢大約 50 倍。
    虛擬原型（VP）和虛擬系統(tǒng)原型（VSP）的相關(guān)概念提供了解決方案。VP 是電子系統(tǒng)硬件部分的功能且定時(shí)的軟件模型。這樣的模型通常包括處理器內(nèi)核、內(nèi)存子系統(tǒng)、外圍設(shè)備、總線、橋接器、機(jī)械和射頻設(shè)備等。相比之下，VSP 是整個(gè)系統(tǒng)的模型：即 VP 和在其上運(yùn)行的軟件的組合。
    全面評估復(fù)雜系統(tǒng)的特性可能需要對各種系統(tǒng)配置進(jìn)行數(shù)百次實(shí)驗(yàn)。此外，單個(gè)模擬需要運(yùn)行 1000 億條指令來重現(xiàn)問題或計(jì)算代表性結(jié)果并不罕見。這意味著使用高性能、定時(shí)的 VSP 的仿真時(shí)間不到一小時(shí)。
    相比之下，使用非典型定時(shí)結(jié)構(gòu)指令集仿真器 (ISS) 模型進(jìn)行相同的軟件仿真需要 100 到 500 小時(shí)或更長時(shí)間，而使用 RTL 模型則需要 100,000 小時(shí)或更長時(shí)間。
    使用 VSP 的一個(gè)關(guān)鍵優(yōu)勢是系統(tǒng)的硬件和軟件部分可以同時(shí)開發(fā)和評估。VSP 允許在真實(shí)軟件工作負(fù)載下快速、輕松地測試和分析不同的硬件架構(gòu)。在開發(fā)硬實(shí)時(shí)軟件代碼時(shí)，其執(zhí)行會產(chǎn)生跟蹤數(shù)據(jù)（來自插入模型的探針），其中包括性能（時(shí)序、反應(yīng)時(shí)間、延遲時(shí)間等）和功率數(shù)據(jù)以及正常的調(diào)試數(shù)據(jù)。
    使用 VSP 進(jìn)行手機(jī)功耗建模 為了更好地了解 VSP 方法，讓我們看看如何在由兩個(gè) ARM926E 處理器、一個(gè) StarCore SC1200 處理器、分層總線組成的

    手機(jī)系統(tǒng)中使用它（如下圖一）和內(nèi)存子系統(tǒng)以及各種外設(shè)。

    圖1：3G手機(jī)控制器VSP
    有許多技術(shù)可以構(gòu)建系統(tǒng)屬性（例如功率）的目標(biāo)函數(shù)。經(jīng)典技術(shù)是跟蹤事件頻率和/或延遲，并根據(jù)對功率計(jì)算有顯著貢獻(xiàn)的事件構(gòu)建功率函數(shù)。相比之下，VSP 可以在運(yùn)行真實(shí)軟件工作負(fù)載的替代硬件和軟件架構(gòu)的背景下進(jìn)行功耗分析。

    VSP 的步是為影響系統(tǒng)整體功耗的每一類功能分配“權(quán)重”。作為一個(gè)簡單的示例，我們可以首先為通用寄存器文件訪問分配默認(rèn)權(quán)重 1.0，然后將其他權(quán)重設(shè)為該默認(rèn)權(quán)重的倍數(shù)?？紤]可能與 ARM926E CPU 及其緩存和內(nèi)存訪問相關(guān)的一些權(quán)重，如下表 1所示。

    從這里可以看出，每個(gè)函數(shù)類別的權(quán)重 (W) 已設(shè)置為通用寄存器訪問函數(shù)的常數(shù)倍。然而，這些權(quán)重可以用更復(fù)雜的函數(shù)來表示；例如，緩存命中/未命中權(quán)重可以各自是緩存結(jié)構(gòu)（大小、方式、策略等）的函數(shù)。

    下一步是構(gòu)建一個(gè)定義組件綁定的解釋表，如下表 2所示。盡管這些表很大，但事件綁定本身很容易實(shí)現(xiàn)，因?yàn)槊總€(gè)表通常都是指向函數(shù)的指針和事件的歷史緩沖區(qū)。

    在功率計(jì)算的情況下，要計(jì)算的基本函數(shù)是瞬時(shí)功率函數(shù)，它計(jì)算在一段時(shí)間內(nèi)或一定數(shù)量的事件（例如時(shí)鐘周期）內(nèi)消耗的總能量?；诖怂矔r(shí)功率，可用于優(yōu)化目的的兩個(gè)主要派生函數(shù)是：
    1) 特定時(shí)間內(nèi)消耗的功率（這將是瞬時(shí)功率的值）；2
    ) 整個(gè)實(shí)驗(yàn)過程中消耗的平均功率。