面對(duì)這一挑戰(zhàn)，盡管電力電子工程師們?cè)缇驼莆樟死碚撋夏軌蜻_(dá)到零損耗的ZVS軟開(kāi)關(guān)這一秘密武器，但在紛繁復(fù)雜的實(shí)際應(yīng)用中，由于寄生參數(shù)、控制精度、熱效應(yīng)、材料特性等種種因素，仍會(huì)不可避免地產(chǎn)生損耗。
　　在前不久PowerUP Asia 2024論壇的在線研討會(huì)中，Qorvo產(chǎn)品應(yīng)用工程師Mike Zhu分享了Qorvo SiC FET在ZVS（零電壓開(kāi)關(guān)）軟開(kāi)關(guān)技術(shù)應(yīng)用中的卓越表現(xiàn)。
　　ZVS也無(wú)法避免的損耗是怎么來(lái)的？
　　在傳統(tǒng)的硬開(kāi)關(guān)操作中，開(kāi)關(guān)器件在高電壓下導(dǎo)通，導(dǎo)致開(kāi)關(guān)損耗顯著，這不僅降低了效率，還產(chǎn)生了大量的熱量。特別是在高頻操作中，開(kāi)關(guān)損耗會(huì)急劇增加，成為制約系統(tǒng)效率和性能的關(guān)鍵因素。為了解決這一問(wèn)題，軟開(kāi)關(guān)技術(shù)，尤其是零電壓開(kāi)關(guān)技術(shù)，被開(kāi)發(fā)出來(lái)，旨在實(shí)現(xiàn)開(kāi)關(guān)元件在無(wú)電壓或極低電壓狀態(tài)下導(dǎo)通，從而極大程度地減少開(kāi)關(guān)損耗，提高效率。
　　零電壓開(kāi)關(guān)技術(shù)依賴于開(kāi)關(guān)器件（如MOSFET或IGBT）的特性，這些器件在導(dǎo)通時(shí)具有較低的電阻，而在關(guān)斷時(shí)具有較高的電阻。在ZVS應(yīng)用中，開(kāi)關(guān)在電壓為零或接近零時(shí)導(dǎo)通，這意味著開(kāi)關(guān)的電流在導(dǎo)通時(shí)不會(huì)突然增加，從而減少了開(kāi)關(guān)損耗。

　　

　　圖1 ZVS軟開(kāi)關(guān)波形及不同開(kāi)關(guān)階段半橋電路的主要能量損耗來(lái)源
　　圖1展示了一個(gè)ZVS技術(shù)的典型示例。根據(jù)其波形圖我們可以看出，盡管ZVS避免了開(kāi)通損耗，但仍然存在死區(qū)時(shí)間，這一階段會(huì)帶來(lái)死區(qū)傳導(dǎo)損耗。之后柵極導(dǎo)通，電流得以流過(guò)器件，ZVS應(yīng)用中的主要損耗就發(fā)生在這里，這一部分就是開(kāi)通損耗。當(dāng)器件需要關(guān)斷時(shí)，ZVS應(yīng)用的關(guān)斷方式依舊是硬開(kāi)關(guān)式，關(guān)斷損耗也就因此產(chǎn)生了。
　　在零電壓開(kāi)關(guān)應(yīng)用中，功率器件的選擇和設(shè)計(jì)需要特別考慮到幾個(gè)關(guān)鍵性能指標(biāo)，以確保系統(tǒng)在效率、熱管理以及整體性能上達(dá)到。Mike 將其總結(jié)為以下幾點(diǎn)：
　　低開(kāi)通損耗：在ZVS應(yīng)用中，器件的開(kāi)通損耗是首要關(guān)注的損耗問(wèn)題，尤其是在或第三象限操作時(shí)。這要求器件在開(kāi)通時(shí)能夠迅速且高效地轉(zhuǎn)移電流，同時(shí)化電壓和電流的重疊，從而減少能量損耗。
　　低關(guān)斷損耗：盡管ZVS技術(shù)旨在降低開(kāi)通損耗，但關(guān)斷過(guò)程中的硬開(kāi)關(guān)損耗依然存在，是第二大損耗來(lái)源。因此，器件在關(guān)斷時(shí)應(yīng)具備快速的電壓轉(zhuǎn)換能力和低損耗特性，以減少能量在關(guān)斷過(guò)程中的消耗。
　　低柵極電荷（Qg）：ZVS應(yīng)用由于消除了關(guān)斷損耗，可以支持更高的開(kāi)關(guān)頻率。較低的柵極電荷意味著在高開(kāi)關(guān)頻率下，柵極驅(qū)動(dòng)損耗更小，特別是在輕負(fù)載條件下，這有利于提高效率和系統(tǒng)穩(wěn)定性。
　　低時(shí)間相關(guān)輸出電容（Coss）：輸出電容影響電壓降至零的速度，進(jìn)而影響死區(qū)時(shí)間。較低的輸出電容可以縮短死區(qū)時(shí)間，提高占空比，從而向負(fù)載輸送更高功率，同時(shí)有助于實(shí)現(xiàn)ZVS條件，減少開(kāi)關(guān)損耗。
　　低熱阻：功率器件的熱阻決定了其在高功率密度應(yīng)用中散熱的效率。低熱阻可以有效降低器件的結(jié)溫，提高器件的熱穩(wěn)定性和可靠性，從而延長(zhǎng)產(chǎn)品的使用壽命。
　　SiC FET的革新技術(shù)這樣實(shí)現(xiàn)TVS效率提升
　　Qorvo SiC FET，作為ZVS技術(shù)的革新者，憑借其獨(dú)特的設(shè)計(jì)和材料科學(xué)的進(jìn)步，為電力電子行業(yè)帶來(lái)了前所未有的變革。

　　圖2. SiC MOSFET與用于共源共柵電路SiC JFET的截面比較
　　與平面SiC MOSFET對(duì)比，Qorvo SiC FET采用了共源共柵結(jié)構(gòu)，其在于使用了溝槽JFET。這一設(shè)計(jì)消除了平面SiC MOSFET中存在的溝道電阻，取而代之的是一個(gè)低壓硅MOSFET的溝道電阻。由于硅材料的導(dǎo)電性能優(yōu)于SiC，且工作在較低的電壓下，因此其導(dǎo)通電阻顯著減小，僅占共源共柵器件總電阻的5%-10%。這一創(chuàng)新設(shè)計(jì)大幅度降低了器件的導(dǎo)通電阻，使得Qorvo SiC FET在單位面積上的導(dǎo)通電阻比接近的SiC MOSFET結(jié)構(gòu)低兩倍以上。

　

　　圖3. Qorvo SiC FET與其他廠商的開(kāi)關(guān)器件導(dǎo)通電阻對(duì)比
　　此外，Qorvo SiC FET還通過(guò)其獨(dú)特的結(jié)構(gòu)設(shè)計(jì)，進(jìn)一步優(yōu)化了開(kāi)關(guān)性能。平面SiC MOSFET在第三象限導(dǎo)通時(shí)，體二極管壓降較高，例如，在零偏置情況下傳導(dǎo)30A電流時(shí)，壓降約為4.8V。而在Qorvo SiC FET中，由于其共源共柵結(jié)構(gòu)，高壓SiC JFET在第三象限導(dǎo)通時(shí)始終處于同步導(dǎo)通模式。這使得在柵極偏置為0V且第三象限電流為30A時(shí)，Qorvo SiC FET的體二極管壓降僅為2.5V。得益于其低溝道電阻和低體二極管壓降，Qorvo SiC FET還提供了非常低的時(shí)間相關(guān)輸出電容（Coss），這使得開(kāi)關(guān)速度大大加快，并有效地縮短了所需的死區(qū)時(shí)間。
　　針對(duì)ZVS應(yīng)用中的另一大損耗來(lái)源——開(kāi)關(guān)損耗。Mike將Qorvo的U1B半橋模塊與其他廠商的SiC MOSFET進(jìn)行了對(duì)比，結(jié)果顯示在100A電流條件下，Qorvo的器件在關(guān)斷時(shí)的開(kāi)關(guān)損耗比其他廠商的器件低74%。這種性能優(yōu)勢(shì)主要?dú)w因于Qorvo器件的更快的dV/dt，即電壓變化率。

　　快速的dV/dt可以減少電流和電壓的重疊，進(jìn)而降低關(guān)斷損耗。當(dāng)使用緩沖器控制電壓尖峰和振鈴時(shí)，這種效果尤為明顯。緩沖器可以幫助限制電壓的上升速度，同時(shí)允許更小的柵極電阻，這有利于降低開(kāi)關(guān)損耗。在電動(dòng)汽車充電站等實(shí)際應(yīng)用中，使用Qorvo器件可以實(shí)現(xiàn)更高的效率，更低的結(jié)溫，以及可能更高的開(kāi)關(guān)頻率，從而減小系統(tǒng)尺寸和降低成本。
　　更小的芯片尺寸帶來(lái)諸多優(yōu)點(diǎn)的同時(shí)，也增加了熱阻。在高功率密度的應(yīng)用中，有效的散熱設(shè)計(jì)至關(guān)重要。Qorvo通過(guò)采用銀燒結(jié)芯片貼裝技術(shù)，顯著提升了其SiC FET的熱性能。銀燒結(jié)技術(shù)的導(dǎo)熱率是傳統(tǒng)焊接技術(shù)的六倍，這意味著熱量能夠更高效地從芯片表面轉(zhuǎn)移到散熱器，從而降低了器件的運(yùn)行溫度，延長(zhǎng)了器件的使用壽命，并提升了整體系統(tǒng)的可靠性和效率。