最新免费av在线观看,亚洲综合一区成人在线,中文字幕精品无码一区二区三区,中文人妻av高清一区二区,中文字幕乱偷无码av先锋

登錄 免費注冊 首頁 | 行業(yè)黑名單 | 幫助
維庫電子市場網(wǎng)
技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng)
驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe

問個關于時鐘的問題?

作者:PING2066 欄目:EDA技術
問個關于時鐘的問題?
我想把兩個時鐘相與后再作為整個系統(tǒng)的時鐘,可是Quartue老是警告這樣做產(chǎn)生的時鐘不可用,但是系統(tǒng)要求我必須兩個時鐘都要,請問有什么好的解決辦法么?

2樓: >>參與討論
xjg1111
RE
這樣用也不是不行,最好不要這樣用!
你要先明確你的時鐘是都是用來作什么,兩個時鐘所產(chǎn)生的結(jié)果有什么關系,
盡量采用同步設計,一定會有辦法的。

參與討論
昵稱:
討論內(nèi)容:
 
 
相關帖子
配置芯片是EPC2上電加載有時失敗的原因??
[轉(zhuǎn)帖]如何手工焊接表貼封裝IC
功能仿真加STA能不能代替后仿真?
verilog調(diào)試一問?
跪求Pspice下載
免費注冊為維庫電子開發(fā)網(wǎng)會員,參與電子工程師社區(qū)討論,點此進入


Copyright © 1998-2006 udpf.com.cn 浙ICP證030469號