|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
xc9572引腳定義的資源利用問題請教 |
| 作者：dengmj 欄目：EDA技術 |
CPLD的IO管腳可否任意設置，是否和內(nèi)部FUNCTIONBLOCK分布有關，從而影響資源利用。 |
| 2樓： | >>參與討論 |
| 作者： picklas 于 2005/2/3 22:18:00 發(fā)布：
re 理論上講，IO管教是何以隨意設置的，但是你的邏輯實際上和你的管腳分配有重大的關系，如果邏輯復雜，資源消耗大，你就會發(fā)現(xiàn)在一些CPLD設計中會布不通(FPGA也存在這個問題），他會建議你換片子，實際上有時候你更改一下管腳分布就可以通過的，還有一個辦法就是加面積約束。 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 udpf.com.cn 浙ICP證030469號 |