|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
verilog小問(wèn)題,幫個(gè)忙 |
| 作者：vigar 欄目：EDA技術(shù) |
MODULE bijiaocase(waijieclk,data,wrreq2); input waijieclk; input [7:0]data; OUTPUT wrreq2; reg wrreq2; always@(posedge waijieclk) begin casex(data) triggerword:wrreq2<=1; default:wrreq2<=0; endcase end endMODULE 大俠幫忙看一下這一小段程序,這僅是為以驗(yàn)證casex的功能而寫的一個(gè)小例程,題目的本意是當(dāng)data的低6位為0時(shí)即讓wrreq2輸出高電平,上面的程序?qū)riggerword改為任意的常值(含x,z)是沒(méi)有問(wèn)題的,可是現(xiàn)在我的問(wèn)題是,這個(gè)triggerword是別的一個(gè)模塊中的一個(gè)寄存器組,我想將它引入上面的模塊中與data比較而得出一個(gè)控制信號(hào),可是這樣就會(huì)出現(xiàn)很競(jìng)爭(zhēng).如何解決這問(wèn)題??? 小弟被這個(gè)爛東東搞了一個(gè)通宵,怎么整也出不來(lái),有哪位大俠幫忙看一下吧,在線等,謝謝謝謝 * - 本貼最后修改時(shí)間：2005-4-20 8:24:25 修改者：vigar |
| 2樓： | >>參與討論 |
| 作者： vigar 于 2005/4/20 8:25:00 發(fā)布：
各位幫幫忙啊 各位幫幫忙啊,小弟 真的郁悶到家了 |
|
| 3樓： | >>參與討論 |
| 作者： 宋大明 于 2005/4/20 14:06:00 發(fā)布：
會(huì)不會(huì)其他模塊與這個(gè)模塊不能同步。 |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 udpf.com.cn 浙ICP證030469號(hào) |