|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
ISE5.1i走syplify pro的綜合流程，發(fā)現(xiàn)時鐘約束加不上 |
| 作者：skyhawl 欄目：EDA技術(shù) |
直接在ISE工程的ucf文件中，加入了引腳和時鐘約束，但是，看綜合報告，發(fā)現(xiàn)時鐘約束加不上去。 唉。只好改用synplify pro綜合，再用ise布局布線了。 不知道大家碰到這個問題沒有 |
| 2樓： | >>參與討論 |
| 作者： y.sun 于 2005/10/25 23:09:00 發(fā)布：
沒遇到過 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進(jìn)入 |
Copyright © 1998-2006 udpf.com.cn 浙ICP證030469號 |