|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
IC版圖設(shè)計與驗證培訓(xùn)課程+“免費機時” |
| 作者：bjicpark 欄目：IC產(chǎn)業(yè) |
IC版圖設(shè)計與驗證培訓(xùn)課程+“免費機時” 北京集成電路設(shè)計園與Cadence公司將于2006年9月6日-7日舉辦“IC版圖設(shè)計與驗證”培訓(xùn)課程，以幫助IC工程師進一步全面系統(tǒng)地理解IC設(shè)計概念與方法。培訓(xùn)將采用Cadence公司相關(guān)領(lǐng)域的培訓(xùn)教材，并由Cadence公司資深工程師主講，培訓(xùn)方式以講課和實驗穿插進行，保證一人一機及足夠的上機時間，并按要求完成所有的實驗操作，培訓(xùn)結(jié)束頒發(fā)培訓(xùn)證書。 同時通知您設(shè)計園最新推出的優(yōu)惠措施，即凡是在設(shè)計園全額繳費參加本期培訓(xùn)的學(xué)員，可以額外免費享受設(shè)計園EDA平臺10個小時的上機時間。在校學(xué)生憑學(xué)生證可獲得5折優(yōu)惠，5人以上一起報名可獲得4折優(yōu)惠。在校學(xué)生以7折價格參加培訓(xùn)的，可以免費享受5個小時上機時間（價值300元以上）。設(shè)計園網(wǎng)站上公布的工具軟件都可以使用，具體軟件列表詳見http://www.bjicpark.com/edarj.htm。使用時間是周一至周五的9：00—16：30，請?zhí)崆?個工作日預(yù)約，預(yù)約電話：82351166。歡迎報名！ 以下是培訓(xùn)內(nèi)容介紹： Virtuoso Layout Editor是Cadence 功能強大的全定制數(shù)字和模擬IC版圖編輯器。新型的強大的命令集同先進的版圖編輯技術(shù)相結(jié)合，使其支持純多邊形、參數(shù)化單元、符號化版圖與壓縮、版圖綜合等多種輸入方法，快速的設(shè)計層次瀏覽以及多窗口環(huán)境使用戶可同時編輯多個設(shè)計。Assura物理驗證系統(tǒng)與Virtuoso無縫集成，組成完整的在線版圖設(shè)計和驗證環(huán)境。Virtuoso是廣泛用于世界頂尖的半導(dǎo)體廠商標(biāo)準(zhǔn)的設(shè)計環(huán)境。 Assura系列產(chǎn)品是面向深亞微米IC設(shè)計(<0.25um)的版圖驗證、參數(shù)提取的最新解決方案，可用批處理或交互式模式對GDSII或Cadence的DFII數(shù)據(jù)庫進行驗證。Assura使用了層次化處理方法，為設(shè)計者提供了容量、性能、特征和精度等方面的突出性能，可滿足全芯片驗證的需要。Assura系列產(chǎn)品就為深亞微米模擬和混合信號設(shè)計提供了最佳完整的從前端到后端解決方案。通過與業(yè)界使用最廣泛的模擬電路設(shè)計環(huán)境（DFII, ADE、VLE等）緊密集成在一起，Assura已經(jīng)成為今天和將來全定制電路設(shè)計的最佳選擇。 課程安排: Virtuoso Layout Editor & Assura Physical Verification (day 1-2) Day 1: Introduction The Layout Editor Environment Layout Editor Basics The Layout Editor Environment (Lab1) The Layout Editor Commands (Lab2) Layout Editor Basics (Lab3) Day 2 : Creating and Editing DESIGNS Virtuoso Layout Editor Turbo Assura Physical Verification (DRC LVS) Creating and Editing DESIGNS (Lab4) Virtuoso Layout Editor Turbo (Lab5) Assura Physical Verification (Lab6) 講 師：劉飛，現(xiàn)為Cadence資深應(yīng)用工程師。 證 書：培訓(xùn)結(jié)束成績合格者頒發(fā)Cadence公司簽發(fā)的結(jié)業(yè)證書 培訓(xùn)時間：2006年9月6日—7日9：00—17：00 培訓(xùn)地點：北京市海淀區(qū)知春路27號量子芯座5層培訓(xùn)教室 培訓(xùn)費用：人民幣800元/人/天（含培訓(xùn)費、實驗費、教材費、午餐），參加系列培訓(xùn)可享受優(yōu)惠，采用現(xiàn)金、支票、匯款支付均可。在校學(xué)生可獲得5折優(yōu)惠（活動期間）。 交費地點：北京市海淀區(qū)知春路27號量子芯座5層北京集成電路設(shè)計園培訓(xùn)中心 聯(lián)系電話：82351166/87239511（移動） 傳真：82357178 E－mail ：ictrain@bjicpark.com 網(wǎng)址：www.bjicpark.com 請于開課前提前7個工作日將報名回執(zhí)傳真或Email至設(shè)計園，并請在開課前提前2個工作日將培訓(xùn)費用交到設(shè)計園。 報 名 回 執(zhí) 公司名稱： 參加課程： 參加人員： 1、姓名： 聯(lián)系電話： Email： 2、姓名： 聯(lián)系電話： Email： 3、姓名： 聯(lián)系電話： Email： 請于開課前提前7個工作日將報名回執(zhí)傳真或Email至設(shè)計園，并請在開課前提前2個工作日將培訓(xùn)費用（現(xiàn)金、支票、匯款均可）交到設(shè)計園。 單位名稱：北京集成電路設(shè)計園有限責(zé)任公司 開戶銀行：招商銀行大運村支行 銀行帳號：6381001510001 行 號：649 |
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 udpf.com.cn 浙ICP證030469號 |