01 電壓基準(zhǔn)及時(shí)間基準(zhǔn)

所有模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)都需要一個(gè)基準(zhǔn)信號，通常為電壓基準(zhǔn) 。 ADC的數(shù)字輸出表示模擬輸入相對于它的基準(zhǔn)的比率；DAC的數(shù)字輸入表示模擬輸出相對它的基準(zhǔn)的比率。有些轉(zhuǎn)換器有內(nèi)部基準(zhǔn)，有一些轉(zhuǎn)換器需要外部基準(zhǔn)。不管怎樣所 有轉(zhuǎn)換器都必須有一個(gè)電壓(或電流)基準(zhǔn)。

數(shù)據(jù)轉(zhuǎn)換器的最早應(yīng)用是用于緩慢變化信號的直流測量。在這種情況下，測量 的精確定時(shí)并不重要。當(dāng)今大多數(shù)數(shù)據(jù)轉(zhuǎn)換器是應(yīng)用在數(shù)據(jù)采集系統(tǒng)，在這種系統(tǒng)中必須處 理大量等間隔的模擬采樣值，而且頻譜信息與幅度信息同樣重要，這里涉及到的采樣頻率或時(shí)間基準(zhǔn)(采樣時(shí)鐘或重建時(shí)鐘)與電壓基準(zhǔn)一樣重要。

電壓基準(zhǔn)
問：一個(gè)電壓基準(zhǔn)怎樣才算好?

答：電壓基準(zhǔn)與系統(tǒng)有關(guān)。在要求絕對測量的應(yīng)用場合，其準(zhǔn)確度受使用基準(zhǔn)值的準(zhǔn)確度的限制。但是在許多系統(tǒng)中穩(wěn)定性和重復(fù)性比絕對精度更重要；而在有些數(shù)據(jù)采集 系統(tǒng)中電壓基準(zhǔn)的長期準(zhǔn)確度幾乎完全不重要，但是如果從有噪聲的系統(tǒng)電源中派生基準(zhǔn)就會引起誤差。單片隱埋齊納基準(zhǔn)(如AD588和AD688)在10 V時(shí)具有1 mV初始準(zhǔn)確度(0��01 %或100 ppm)，溫度 系數(shù)為1��5 ppm/°C。這種基準(zhǔn)用于未調(diào)整的12位系統(tǒng)中有足夠的準(zhǔn)確度(1 LSB=244 ppm) ，但 還不能用于14或16位系統(tǒng)。如果初始誤差調(diào)整到零，在限定的溫度范圍內(nèi)可用于14位和16位系統(tǒng)(AD588或AD688限定40℃溫度變化范圍，1 LSB=61 ppm)。

對于要求更高的絕對精度，基準(zhǔn)的溫度需要用一個(gè)恒溫箱來穩(wěn)定，并對照標(biāo)準(zhǔn)校準(zhǔn)。在許多系統(tǒng)中，12位絕對精度是不需要這樣做的，只有高于12位分辨率才可能需要。對于準(zhǔn)確 度較低(價(jià)格也會降低)的應(yīng)用，可以使用帶隙基準(zhǔn)。

問：這里提到的“隱埋齊納”和“帶隙”基準(zhǔn)是什么意思?

答：這是兩種最常見的用于集成電路中的精密基準(zhǔn)。“隱埋”或表層下齊納管比 較 穩(wěn)定和精確。它是由一個(gè)具有反向擊穿電壓修正值的二極管組成，這個(gè)二極管埋在集成電路 芯片的表層下面，再用保護(hù)擴(kuò)散層覆蓋以免在表面下?lián)舸�，見圖1��1。

圖1��1 表層齊納二極管與隱埋齊納二極管結(jié)構(gòu)圖

硅芯片表面和芯片內(nèi)部相比有較多的雜質(zhì)、機(jī)械應(yīng)力和晶格錯位。這是產(chǎn)生噪聲和長期不穩(wěn)定性的原因之一，所以隱埋式齊納二極管比表層式齊納二極管的噪聲小，而且穩(wěn)定得多 ，因此它被優(yōu)先采用于芯片基準(zhǔn)源上作為精密的集成電路器件。

但是隱埋式二極管的擊穿電壓標(biāo)稱值大約為5 V或更大一些，而且為了使它處于最佳工作 狀態(tài)，必須吸收幾百微安的電流，所以這種方法對于必須工作在低電壓并且具有低功耗的基 準(zhǔn) 來說是不適宜的。對于這樣的應(yīng)用，我們寧愿用“帶隙”基準(zhǔn)。于是研制出一個(gè)具有一個(gè)正溫度系數(shù)的電壓用以補(bǔ)償具有負(fù)溫度系數(shù)的晶體管的V be ，用來維持一個(gè)恒定的“帶 隙”電壓(見圖1��2)三極管Q2發(fā)射極面積是Q1的8倍；這兩個(gè)管子在R1上產(chǎn)生一個(gè)正比于絕對溫度的電流，一個(gè)正比于絕對溫度的電壓與Q1的V be 串聯(lián)，產(chǎn)生電 壓VZ，它不隨溫度變化并且可以被放大(見圖1��2)，這個(gè)電壓等于硅的帶隙電壓(外推到絕對零度)。

圖1��2 帶隙基準(zhǔn)原理圖

帶隙基準(zhǔn)與最好的隱埋齊納基準(zhǔn)相比，其準(zhǔn)確度和穩(wěn)定性稍微差一點(diǎn)兒，但是溫度特性可優(yōu)于3 ppm/°C。

問：在使用電壓基準(zhǔn)時(shí)應(yīng)注意些什么問題?

答：須記住好的模擬電路設(shè)計(jì)的基本考慮是：注意在高阻抗導(dǎo)體上的電壓降、來自公共地線阻抗的噪聲和來自不適當(dāng)?shù)碾娫慈ヱ町a(chǎn)生的噪聲�？紤]基準(zhǔn)電流流動的方向， 并且對容性負(fù)載要多加小心。

問：我知道電壓降和噪聲的影響，但是基準(zhǔn)是不是必須向?qū)�體電壓降提供足夠大的電流影響才明顯?

答：通�；鶞�(zhǔn)電路內(nèi)部是經(jīng)過緩沖的，大多數(shù)情況可流出或流入5～10 mA電流。 有些應(yīng)用需要這樣大的或更大一點(diǎn)的電流，例如把基準(zhǔn)作為系統(tǒng)的基準(zhǔn)。另外一種情況是 激勵高速閃爍式ADC的基準(zhǔn)輸入，它具有非常低的阻抗。10 mA電流流過100 mΩ阻抗，產(chǎn)生1 mV電壓降，這可能算是比較明顯的了。最高性能的電壓基準(zhǔn)，如AD588和AD688，對于它們 的輸出和輸出接地端采用開爾文接法(見圖1��3)。接線時(shí)應(yīng)靠近誤差源周圍的反饋回路避免電壓降的影響；當(dāng)電流緩沖放大器被用來驅(qū)動許多負(fù)載，或吸收流到錯誤方向的電流時(shí)它 們也可修正增益和 失調(diào)誤差。檢測端應(yīng)該接到緩沖放大器的輸出端(最好接在負(fù)載上)。問：什么叫開爾文接法? 答：開爾文接法(Kelvin connections)又稱強(qiáng)

05 數(shù)模轉(zhuǎn)換器

問：我最近看到一份關(guān)于低價(jià)格16位、30 MSPS數(shù)模轉(zhuǎn)換器(DAC)的產(chǎn)品 說明。經(jīng)過檢查發(fā)現(xiàn)其微分線性誤差(DNL)僅達(dá)到14位的水平，達(dá)到滿度階躍0��0 25%(12位)時(shí)的建立時(shí)間為 35ns1/28��6MHZ。請問這種器件是否最好僅達(dá)到14位 、28MSPS水平?如 果這種DAC僅達(dá)到14位的單調(diào) 性，那么最低兩位好像不起作用。為什么產(chǎn)生這種結(jié)果?我又怎樣驗(yàn)證接線無誤呢?

答：這里的問題很多，讓我們逐一說明，首先從最后一個(gè)問題開始。你可以通過實(shí)驗(yàn)來 證實(shí)第15位和第16位接線正確，當(dāng)輸入數(shù)字量為00…00，00…01，00…10和00…11時(shí)，觀察輸出端產(chǎn)生非常好的4等級階梯波，其中每個(gè)階梯波的高度對應(yīng)滿度值的 1/65 536。你能夠 看到，輸入的階梯波高度經(jīng)過一段時(shí)間在00…00與00…11之間擺動，或者在某個(gè)更寬的范圍內(nèi)看到更詳細(xì)的擺動，這些是非常有用的。這正是分辨率技術(shù)指標(biāo)的關(guān)鍵所在，它表明這種 DAC對于16位數(shù)字量表示65 536個(gè)輸入碼具有輸出對應(yīng)2 16 個(gè)不同電壓值的能力。
對于要求既能處理強(qiáng)信號又能處理弱信號的系統(tǒng)，一般需要足夠大的動態(tài)范圍。一個(gè)典 型的實(shí)例就是早期光盤唱機(jī)上所用的DAC。這種DAC雖然有16～20位的動態(tài)范圍，但是卻只有大約14位的DNL。這種表示數(shù)字輸入的不準(zhǔn)確程度遠(yuǎn)沒有動態(tài)范圍足夠?qū)捀鼮橹匾�。動態(tài) 范圍應(yīng)該遠(yuǎn)大于光盤記錄的音頻范圍，并且在重放時(shí)，不論是強(qiáng)音或柔聲都應(yīng)有很小的音頻噪聲。正是由于這種DAC的價(jià)格很低才為光盤唱機(jī)所接受。

一個(gè)16位的DAC之所以稱為“16位DAC”是由于其分辨率所致，而分辨率又與其動態(tài)范圍 密切相關(guān)。動態(tài)范圍是指DAC可分辨的最大信號與最小信號之比。因此動態(tài)范圍又取決于噪聲大小。在理想的ADC或DAC中無法消除的噪聲屬于量化噪聲。

問：什么是量化噪聲?
答：一個(gè)理想的n位DAC呈鋸齒波形的量化噪聲是指按線性增長的模擬量值與其對應(yīng)的按 階梯形增長的數(shù)字量之間的差值。量化噪聲的有效值是量程(即峰峰值)的1/(2 n+1 3)，或-(6��02n+10��79)dB，即位于峰峰值之下。對于正弦波輸出信號，如果用峰 峰值表示DAC的量程，那么其有效值是量程的2/4或-9��03dB。因此一個(gè)理想的n 位DAC的滿度信噪比可用dB表示為 6��02n+1��76 dB
由于模擬信號的改變是通過許多量化階梯產(chǎn)生的，所以與其伴隨的量化噪聲就像“白噪 聲”一樣附加在模擬信號上。在DAC實(shí)際應(yīng)用中，構(gòu)成電路的所有器件產(chǎn)生的總量化噪聲限 制了能檢測最小信號的幅值，總噪聲是按照各個(gè)器件的量化噪聲平方和的平方根(rss)形式合成的。

問：我還是擔(dān)心DNL這項(xiàng)指標(biāo)。一個(gè)DAC如果只達(dá)到14位DNL，是否意味著它不可能達(dá)到16 位的單調(diào)性?換句話說，是否它的最低兩位對總準(zhǔn)確度影響不大?

答：確實(shí)如此，然而是否值得擔(dān)心要看應(yīng)用情況。如果你的儀器在應(yīng)用中確實(shí)需要16位 分辨率，全部編碼的準(zhǔn)確度都達(dá)到1/2 LSB并且達(dá)到規(guī)定誤差帶1 LSB的滿度建立時(shí)間為 31��25ns(將在后面作簡要討論)，那么這種DAC確實(shí)不合適。但是，正如前面介紹的例子， 如 果你實(shí)際上只需要16位動態(tài)范圍來處理小區(qū)域的精細(xì)結(jié)構(gòu)，那么你不必要求總準(zhǔn)確度很高。如果既考慮價(jià)格便宜又要求總準(zhǔn)確度很高，那么實(shí)際上是很難辦到的。

關(guān)于DNL在信號處理應(yīng)用中需要考慮的問題是：(1)由DNL引起的噪聲能力；(2)DAC產(chǎn)生的 信號類型。讓我們考慮一下這兩個(gè)問題是如何影響其性能的。

在多數(shù)情況下，DAC的DNL只在其傳遞函數(shù)中的一些特定點(diǎn)處出現(xiàn)。這種誤差作為雜散信 號出現(xiàn)在DAC的輸出信號中，從而降低了其信噪比。如果這些雜散信號很強(qiáng)，致使它與有用信號無法區(qū)分，那么這種DNL就是太大了。評價(jià)DNL的另一種方法就是利用好碼數(shù)量與壞碼數(shù) 量的比率，壞碼數(shù)量多表明DNL大。這就是信號類型的重要性。

DAC的應(yīng)用場合不同，可能關(guān)心其傳遞函數(shù)的區(qū)域也不同。例如，假定這種DAC既能產(chǎn)生 很 大的信號又能產(chǎn)生很小的信號。當(dāng)信號很大時(shí)，DNL引起的誤差占有的比例很高。但是在許多應(yīng)用中，由于信號本身很大，其信噪比仍符合要求。

現(xiàn)在考慮信號很小的情況。在這種情況下DNL出現(xiàn)在小信號傳遞函數(shù)的實(shí)際區(qū)域可能很小 。實(shí)際上，在特定的區(qū)域內(nèi)，由DNL產(chǎn)生的雜散信號的大小可以與DAC的量化噪聲相比。當(dāng)量化噪聲成為決定信噪比的限制因素時(shí)，16位分辨率與14位分辨率相比確實(shí)不同(相差12dB!)

問：好，我明白了為什么有這么多種類的DAC，為什么必須認(rèn)真理解應(yīng)用中的各項(xiàng)技術(shù) 指標(biāo)。實(shí)際上，產(chǎn)品說明或許給出許多典型的工作特性曲線，但難以提供真正有用的信息。那么建立時(shí)間是怎么回事?

答：DAC的更新速率取決于數(shù)字輸入電路能接收新輸入信號的速率，而建立時(shí)間是指模 擬輸出電路能達(dá)到規(guī)定的準(zhǔn)確度水平所需的時(shí)間。通常輸入滿度數(shù)字階躍信號，從數(shù)字輸入變遷50%處開始一直到達(dá)某個(gè)規(guī)定的誤差帶(一般為±1/2 LSB)所需要的時(shí)間。

正像準(zhǔn)確度一樣，對不同應(yīng)用場合的時(shí)域特性要求差異很大。如果要求轉(zhuǎn)換中的總準(zhǔn) 確度和滿度階躍，那么對建立時(shí)間的要求將會很高(例如CCD圖像數(shù)字化儀中的失調(diào)修正)。與此相反，在波形合成應(yīng)用中，一般要求采樣之間的步長很小。堅(jiān)實(shí)的應(yīng)用基礎(chǔ)表明，連續(xù) 采樣中的滿度步長意味著以奈奎斯特速率(采樣速率的一半)進(jìn)行采樣。在這種情況下，想要設(shè)計(jì)一種有效的抗鏡像濾波器(anti�瞚maging FILTER)是極其困難的。

鑒于上述情況，用于波形重建和許多其它應(yīng)用場合的DAC必然要使用過采樣。對于這種采 樣方法不需要滿度建立時(shí)間。正是利用了這個(gè)特性，過采樣方法不但準(zhǔn)確度能滿足要求，而且采樣速率也超過滿度指標(biāo)的規(guī)定。

附：關(guān)于信噪比公式的推導(dǎo)

06 Σ �拨つ�數(shù)轉(zhuǎn)換器

問：我想使用Σ�拨�ADC，但是有一些問題。因?yàn)樗�與以前我所用過 的轉(zhuǎn)換器似乎有明顯的差別。當(dāng)著手設(shè)計(jì)抗混疊濾波器時(shí)，我首先要考慮哪些問題?

答：過采樣轉(zhuǎn)換器的主要優(yōu)點(diǎn)是防止混疊所需要的濾波變得十分簡單。為了弄 清楚為什么會這樣，以及對濾波器有些什么限制，首先，讓我們看一下這種轉(zhuǎn)換器所使用 的基本的數(shù)字信號處理方法。為了設(shè)計(jì)抗混疊濾波器，我們把Σ�拨�ADC看作一種常規(guī)的高分辨率轉(zhuǎn)換器，以遠(yuǎn)高于奈奎斯特采樣速率進(jìn)行采樣，其后還跟一個(gè)數(shù)字采樣抽 取電路(decimator)和數(shù)字濾波器。進(jìn)入數(shù)字抽取電路的輸入信號是一種與噪聲整形傳遞函數(shù)無關(guān)的1位位流(1-bit serial)。
對輸入信號以調(diào)制器輸入采樣速率F ms 進(jìn)行采樣，F(xiàn) ms 比兩倍 的最大輸入信號 頻率(奈奎斯特串行位速率)還要高得多。圖6��1示出的曲線可以看作是抽取濾波器的頻 率響應(yīng)。其中在fb和F ms -fb之間的頻率成分大幅度衰減，因此可以使用數(shù)字 濾波器來濾掉轉(zhuǎn)換器頻帶范圍內(nèi)［0，F(xiàn) ms - fb］而又不包括有用帶寬［0，fb ］的所有信號。但轉(zhuǎn)換器不能區(qū)分是頻帶［0,±fb］范圍 內(nèi)呈現(xiàn)的輸入信號，還是［kF ms ,±fb］范圍內(nèi)呈現(xiàn)的輸入信號(其中k為整數(shù))。通 過采樣處理把在［kF ms ,±fb］ 范圍內(nèi)的任何信號(或噪聲)都混疊到有用頻帶［ 0,fb］內(nèi)。只能以數(shù)字采樣方式工作的采樣抽取濾波器對衰減這些信號無能為力。

圖6��1 抽取濾波器的頻率響應(yīng)

因此在轉(zhuǎn)換器對輸入信號進(jìn)行采樣之前，必須用抗混疊濾波器去除［kF ms ±f b］頻帶內(nèi)的輸入噪聲。

問：如果我用AD1877(1994年春天推出)，其動態(tài)范圍為90 dB， 那么抗混疊濾波器在F ms -fb(≈3MHZ)處的衰減是否應(yīng)在90 dB以上?
答：不完全這樣。這里假設(shè)在接近調(diào)制器采樣速率的頻率處ADC有滿度輸入，但在 大多數(shù)系統(tǒng)中情況完全不是這樣。與混疊有關(guān)的唯一的信號輸入，通常恰好正是來自 傳感器和轉(zhuǎn)換器前級電路產(chǎn)生的噪聲。因?yàn)檫@種噪聲對于簡單的阻容(RC)濾波器通常已足夠低，所以RC濾波器完全能夠作為抗混疊濾波器。(anti�瞐lias FILTER)
問：我如何確信單極點(diǎn)RC濾波器能滿足應(yīng)用的要求?如何確定濾波器的時(shí)間常數(shù)?

答：你的應(yīng)用典型地說明了頻率降到所關(guān)心帶寬范圍內(nèi)的輸入信號的最大允許衰 減。這樣依次把最小值置于RC濾波器的-3dB點(diǎn)上。讓我們看一下AD1877的應(yīng)用實(shí)例以便進(jìn)一步 闡明這一點(diǎn)，并且或許能證明用一個(gè)單極點(diǎn)濾波器將提供足夠的濾波。
我們假設(shè)有一個(gè)應(yīng)用，關(guān)心的帶寬為0～20 kHz，并且在此范圍內(nèi)的信號衰減不可超過0��1d B，或比率大于0��9886［電壓dB=20log 10 (比率)，功率dB=10log 10 (比率)］ 。按照單極點(diǎn)濾波器的衰減公式：

比率=11+(2πfRC)2＞0��99，其中f=20 kHz

RC≤1-(比率)2(2πf)2(比率)2≈1��21 ×10 -6 s
如果選擇時(shí)間常數(shù)RC=1��0 μs(符合元件容差)，那么-3 dB轉(zhuǎn)折頻率為159 kHz。現(xiàn)在我們 可 以計(jì)算濾波器的衰減，即濾波器在kF ms ±fb頻帶內(nèi)混疊衰減至基帶。假設(shè)AD1877的 調(diào)制器采樣速率為3��072 MHz(其輸出采樣速率為48 kHz)，則第一頻帶出現(xiàn)在3��052～3 ��0 92 MHz。RC濾波器在這個(gè)頻帶內(nèi)的衰減相對全頻帶約為25��7 dB(大約0��052)。在第二頻帶范圍(6��124～6��164 MHz)，其衰減為31��8 dB(0��026)。我們知道，在這兩個(gè) 頻帶(以及在頻率范圍內(nèi)所有更高的頻帶)內(nèi)通過濾波器耦合到ADC輸入端的噪聲將被混疊到基頻帶上，并且它們按有效值平方和的平方根(rss)的形式求和，即 ��n21+n22+…+n2n��。對于以dB為單位給出的數(shù)據(jù)(例如DK= 20log 10 n k ，k=1，2，3，…，n)，用附錄中給出的公式可直接計(jì)算：�� n21+n22+…+n2n ��=10log 10 (10 D1/10 +10 D2/10 +…+10 Dn/10 ),從而免去 了計(jì)算比率的中間步驟。

對于白噪聲，噪聲頻譜密度作為頻率的一個(gè)函數(shù)是常數(shù)，并且其每一頻率范圍均有相同的帶 寬，所以每一頻帶對濾波器的輸入都提供等量的噪聲。因此，將不同頻帶的衰減按rss形式求和，可以得到RC濾波器的有效衰減。例如，從前兩個(gè)頻帶產(chǎn)生的噪聲衰減為��0�� 0522+0��0262=0��058��，即24��7 dB，這與通過第一頻帶衰減25��7 dB比較 ，基本上與單頻帶的衰減作用相同。那么，在計(jì)算總混疊噪聲時(shí)，我們究竟需要考慮多少個(gè) 頻帶呢?對于本例，前面3，4，5或6個(gè)頻帶的rss和分別為-24��2，-24��0，-23��9，-23��8 dB。由此可見，第一個(gè)頻帶起主要作用，它與所有頻帶對噪聲衰減之差都在2 dB以內(nèi)。因 此，通常只考慮第一個(gè)頻帶就足夠了，除非噪聲過大或含有非白噪聲頻譜。另外，從ADC自身來說，雖然其轉(zhuǎn)換速度快，但其帶寬有限，這有助于抑制高階頻帶。

現(xiàn)在掌握了衰減，我們可以考慮噪聲本身的大小。讓我們保守估計(jì)(約為50%)并使濾波器有 效衰減到20 dB(即0��1V/V)的情況。為了能計(jì)算出使用單極點(diǎn)濾波器時(shí)最大允許噪聲譜密度，應(yīng)該對混疊噪聲對性能減退的最大影響作出估計(jì)。從AD1877的動態(tài)技術(shù)指標(biāo)我們可以看到 轉(zhuǎn)換器的內(nèi)部總噪聲功率低于滿度輸入的(32 ppm)，為90 dB。如果整個(gè)系統(tǒng)這項(xiàng)指標(biāo)都在0 ��5 dB范圍內(nèi)，那么總混疊噪聲功率不能超過-90 dB與-89��5 dB之間的rss差，即-90��1 d B(11��1×10 -6 )。應(yīng)用這一結(jié)果，AD1877的輸入電壓范圍峰峰值為3 V，我們可求 出混疊噪聲一定不能超過3/(2��2��)V×11��1×10 -6 =11��8 μV。 如果假設(shè) 將所有這些噪聲全部歸并到一個(gè)頻帶，且注明有效值噪聲=NSD×BW，則噪聲譜密度(NSD)

NSD＜11��8 μV3��902 MHz×3��052 MHz
=59 nV/Hz
這是后置濾波器頻譜密度所允許的最大值。為了求出最大前置濾波器譜密度(MPSD)，如 果以前確定的濾波器有效衰減20 dB(即比率等于10)，則有：

MPSD=10×59 nV/Hz=0��59 μV/Hz

顯然，由于簡單的RC濾波器不能滿足要求，因此你的系統(tǒng)依次在3��6��9��12MHZ頻域內(nèi)有相當(dāng)大的噪聲。但是，通常你還應(yīng)該注意周圍環(huán)境的射頻(RF)干擾的影響。

問：據(jù)我所知，Σ�拨� ADC的本底噪聲可能表現(xiàn)出某些不規(guī)則性，對此有何看法?
答：大部分Σ�拨� ADC在本底噪聲中出現(xiàn)一些被稱作“閑音(idle tones)” 的尖峰，通常這些尖峰信號能量很低，不足以明顯影響轉(zhuǎn)換器的信噪比(S／N)。盡管如此，但是在許多應(yīng)用中，都不允許在白噪聲本底以外很寬頻譜范圍內(nèi)有尖峰存在。在音頻應(yīng)用中 ，例如，即使信號音(tones)比系統(tǒng)總噪聲(0～20 kHz)低很多，在沒有大的輸入信號的情況下，人的耳朵仍然具有檢測信號音的極好能力。
有兩種閑音源，其中最常見的一種是由電壓基準(zhǔn)調(diào)制引起的。為了掌握這種機(jī)理，需 要對Σ�拨� ADC有一個(gè)基本的了解。這里簡明扼要地介紹一下Σ�拨� ADC。

如圖6��2方框圖所示，基本的Σ�拨� ADC由過采樣調(diào)制器及其后面的數(shù)字濾波器和抽取電路 組成。調(diào)制器的輸出擺幅處于兩種狀態(tài)(高與低，或0與1，或+1與-1)之間，并且其平均輸出與輸入信號幅值成正比。由于調(diào)制器的輸出總是在滿度(1位)擺動，所 以具有很大的量化誤差。然而構(gòu)造調(diào)制器是為了把大部分量化噪聲限制在有用帶寬［0，f b］以外的頻譜區(qū)。

圖6��2 Σ�拨�ADC結(jié)構(gòu)框圖


圖6��3示出了對應(yīng)輸入信號在頻率fi和F ms -fi處的兩條“譜線”(單一頻率)，同 時(shí)整形

07 數(shù)據(jù)轉(zhuǎn)換器的噪聲及其它問題

數(shù)據(jù)轉(zhuǎn)換器的噪聲

問：最近我鑒定一只雙電源ADC。我將待測轉(zhuǎn)換器的輸入端接地，并 且在LED指示燈上觀察其輸出的數(shù)碼。令我非常驚奇的是為什么我所觀察到的輸出數(shù)碼范圍 不是我所期望的一個(gè)數(shù)碼?

答：這是由電路噪聲引起的。當(dāng)直流輸入信號是在兩個(gè)相鄰輸出碼之間產(chǎn)生變遷 時(shí)，甚至是在最精密的直流轉(zhuǎn)換器中只是一個(gè)很小的電路噪聲在其輸出端保證出現(xiàn)2個(gè)數(shù)碼 偏差。這是模數(shù)轉(zhuǎn)換領(lǐng)域中一個(gè)生動的事實(shí)。類似這種情況，在許多實(shí)例中其內(nèi)部噪聲都可能大 到足以使輸出產(chǎn)生幾個(gè)數(shù)碼的偏差。例如具有峰峰噪聲電壓的轉(zhuǎn)換器輸出偏差會超過2 LSB 。當(dāng)這種轉(zhuǎn)換器的輸入端接地，或者輸入端接一個(gè)干凈的直流信號源時(shí)，我們總是能在輸出端看到3個(gè)甚至有時(shí)是4個(gè)數(shù)碼的偏差。這種電路噪聲使采集到的電壓不致限制在一個(gè)數(shù)碼所 對應(yīng)的電壓范圍內(nèi)。ADC輸入端(包括噪聲信號)、電源線及控制線路上的任何外部噪聲都會增加內(nèi)部電路噪聲，從而有可能會產(chǎn)生更多位的跳動。
問：當(dāng)我把一個(gè)直流信號加到轉(zhuǎn)換器輸入端時(shí)，如何確定輸出端應(yīng)該出現(xiàn)的數(shù)碼數(shù) 目?

答：在知道噪聲分布、直流輸入信號對應(yīng)的確切數(shù)碼和在數(shù)碼量化范圍內(nèi)的位置( 在 兩個(gè)數(shù)碼的中心或在兩個(gè)數(shù)碼的邊界)理想情況下，這是不困難的。但實(shí)際上你不知道這些情 況。你只能知道一些有關(guān)轉(zhuǎn)換器的交流技術(shù)指標(biāo)(信噪比、動態(tài)范圍等)，你可以由此進(jìn)行估 算。你從這些指標(biāo)中可以求出轉(zhuǎn)換器噪聲有效值相對滿度值的大小。這種噪聲幅度大多數(shù)都 服從高斯分布，所以這種分布的標(biāo)準(zhǔn)偏差(sd)等于其均方根值或有效值。這一結(jié)果還表明呈 現(xiàn)的偏差數(shù)碼不會有相等的概率。根據(jù)高斯分布，偏離平均值±3 sd的概率為99��7% 這一事實(shí)，我們在6 sd處可以估算峰峰值噪聲電壓。
如果N rms 為轉(zhuǎn)換器的噪聲有效值，V LSB 為1 LSB對應(yīng)的電壓值(=V span /2 b)，V span 為滿度電壓，那么以LSB為單位的峰峰噪聲電壓NB為：

NB=6×N rms V LSB =6×2b×N rms V span
通常，如果轉(zhuǎn)換器的信噪比表示相對滿度值的噪聲功率，那么我們可得：

NB=32×2b×10 -SNR/20

其中b為輸出字的位數(shù)。

在輸出端看到多少個(gè)數(shù)碼取決于輸入的平均值(即直流輸入值)相對于與數(shù)碼變遷的位置。如 果輸入的平均值靠近兩個(gè)輸出數(shù)碼的邊界，與該平均值位于兩個(gè)輸出數(shù)碼的中間相比可能會看到更多的數(shù)碼。很容易看出，對于特定的NB值在輸出看到的數(shù)碼的數(shù)目NC取決于直流 輸入值，或者為INT(NB)+1或者為INT(NB)+2，其中INT(NB)為NB的整數(shù)部分。所以從噪聲幅度＞±3 sd的小概率事件中看到較大的數(shù)碼是不足為奇的。

那么在輸出端有多少位NC產(chǎn)生跳動?表示NC數(shù)碼所需要的位數(shù)是：

INTlogNClog2+0��5

但是我們能夠看到比這位數(shù)還多的跳動，因?yàn)樘鴦拥奈粩?shù)是轉(zhuǎn)換器的直流輸入實(shí)際值的函 數(shù)。例如，考慮在二進(jìn)制補(bǔ)碼中輸出字從-1到0的一位碼變遷要涉及到所有輸出位的反轉(zhuǎn)。

現(xiàn)在讓我們看一下AD1879應(yīng)用實(shí)例，它是動態(tài)范圍為103 dB的18位Σ�拨つ�數(shù)轉(zhuǎn)換器。從動 態(tài)范圍的定義我們有：

20logSN rms =103

從AD1879的產(chǎn)品說明中我們得到滿度輸入信號的有效值為6/2V。從而允許我 們可從上式中求出N rms 為30 μV。接著我們把滿度輸入范圍(12 V)除以最大輸出的數(shù)碼(2 18 )從而求出1 LSB的電壓值：

V LSB =��122 18 ��=45��8 μV

從而可以計(jì)算出NB=3��9。因此當(dāng)AD1879輸入接地(假設(shè)接地時(shí)對應(yīng)AD1879的半滿度值輸入 )時(shí)，我們可以預(yù)期在其輸出端出現(xiàn)4或5不同的數(shù)碼。
我們可以作進(jìn)一步的估算。如果已知噪聲高斯分布的標(biāo)準(zhǔn)偏差(有效值)和平均值(在這種情 況下噪聲平均值為0)，那么我們便可以使用高斯分布標(biāo)準(zhǔn)數(shù)據(jù)表來計(jì)算噪聲出現(xiàn)在規(guī)定輸出數(shù)碼所對應(yīng)的電壓范圍內(nèi)的概率。這樣估算出的一個(gè)直方圖可以描繪出轉(zhuǎn)換器輸出數(shù)碼的分 布 。這個(gè)過程也可以反過來，即利用給定直流輸出值條件下的噪聲數(shù)碼分布的直方圖可以估算出轉(zhuǎn)換器的信噪比。

圖7��1 噪聲高斯分布

為了實(shí)現(xiàn)上述想法，我們還是以AD1879為例來說明。考慮兩種情況，一種情況是直流輸入信 號恰恰使轉(zhuǎn)換器輸出數(shù)碼位于兩個(gè)數(shù)碼中間，另一種情況是輸入信號恰恰使輸出數(shù)碼處于兩個(gè)數(shù)碼變遷狀態(tài)。根據(jù)前面的計(jì)算，我們已求出噪聲標(biāo)準(zhǔn)偏差(即有效值)為30 μV，那么1 LSB對應(yīng)的噪聲電壓用噪聲標(biāo)準(zhǔn)偏差(sd)來表示為：

45��78 μV30��0 μV=1��524

在直流輸入信號處于兩個(gè)數(shù)碼變遷的中間時(shí)(如圖7��2所示)，顯然落在-0��5 LSB至+0��5 LSB 的任何輸入噪聲使ADC仍會產(chǎn)生正確輸出數(shù)碼。這樣相當(dāng)于把噪聲限制于偏離平均值(0)從(- 0��5×1��524)sd至(+0��5×1��524)sd范圍內(nèi)。根據(jù)標(biāo)準(zhǔn)數(shù)據(jù)表我們可以求出噪聲出現(xiàn)在這 個(gè)范圍的概率為55��4%。如果噪聲出現(xiàn)在0��5 LSB至+1��5 LSB，那么輸出將大于一個(gè)數(shù)碼 。從標(biāo)準(zhǔn)數(shù)據(jù)表還可求出 噪聲出現(xiàn)在這個(gè)范圍內(nèi)的概率為21��2%。按照這種方法進(jìn)行下去我們可以得到描繪輸出數(shù)碼分布的總直方圖(圖7��2)。
圖7��2中的上面一個(gè)圖示出了直流輸入當(dāng)輸出碼平均值為-25 LSB時(shí)的實(shí)際測量結(jié) 果。從-27到-23輸出范圍占5個(gè)數(shù)碼。測量1024次，其中測得每個(gè)數(shù)碼出現(xiàn)的概率示于每一直柱頂 上， 而計(jì)算出的分布概率用括弧標(biāo)注在每一直柱的頂上�？梢钥闯�，測量結(jié)果與計(jì)算值很一致， 圖7��2中的下面一個(gè)圖示出了直流輸入其輸出碼位于兩個(gè)數(shù)碼的邊界處的情況。按照同樣的方法，我們可以得到下面看到的直方圖。然后再通過測量和計(jì)算，結(jié)果非常一致。應(yīng)該注意 的是 ，實(shí)際施加的直流輸入信號的稍高于兩個(gè)數(shù)碼之間的邊界值，而計(jì)算時(shí)則按照它正確的邊界計(jì)算。

圖7��2 輸出數(shù)碼分布直方圖

上述估算方法的最大缺點(diǎn)是，常規(guī)的轉(zhuǎn)換器數(shù)碼寬度(要逐位增加數(shù)碼輸出必須增加直流輸 入量)隨逐位增加的數(shù)碼而變化。這表明，如果直流輸入范圍對應(yīng)其輸出碼范圍很窄，那么我們 可以預(yù)計(jì)這要比對應(yīng)其輸出數(shù)碼范圍很寬的直流輸入范圍跳動位數(shù)要多。另外，這種方法還 假設(shè) 轉(zhuǎn)換器內(nèi)部電路噪聲保持恒定，不論是輸入交流信號還是直流信號。在許多應(yīng)用中這是不完全符合實(shí)際情況的。
當(dāng)使用Σ�拨まD(zhuǎn)換器(“死區(qū)”除外)時(shí)，這種估算方法可能比較準(zhǔn)確，因?yàn)榍斑吿岬降膬蓚�(gè) 因素中的任何一個(gè)都是在這種轉(zhuǎn)換器中提出的。

問：現(xiàn)在我明白了為什么在輸出端呈現(xiàn)多個(gè)數(shù)碼變化。但為什么不把那些跳動的數(shù) 碼去除而 只是使它們保持穩(wěn)定，是因?yàn)槠渌鼣?shù)碼實(shí)際上也不確定嗎?轉(zhuǎn)換器的實(shí)際分辨率是這樣的嗎?

答：對于專門用于交流或動態(tài)應(yīng)用的許多轉(zhuǎn)換器，其中THD(總諧波失真)和THD＋N (總諧波失真＋噪聲)是最重要的的技術(shù)指標(biāo)。因此設(shè)計(jì)的目標(biāo)是減小大信號和小信號輸入時(shí)的諧波失真，同時(shí)又使噪聲保持在可接受的水平。從而使這些要求與優(yōu)良的直流轉(zhuǎn)換器的要 求有點(diǎn)兒不一致。優(yōu)良的直流轉(zhuǎn)換器為使緩慢變化的信號精密轉(zhuǎn)換達(dá)到最佳，對其中的諧波失真不看成主要問題。實(shí)際上希望有些噪聲，稱作顫抖信號(dither)疊加在輸入信號上以便 在 非常小的信號輸入情況下減小失真。顫抖信號還可以用來改善重復(fù)測量情況下的直流精度。

為了理解上面的作法，讓我們先看一下量化噪聲。一個(gè)理想的ADC的輸出精度是 有限的，因?yàn)橹荒苡糜邢尬粩?shù)(b)的數(shù)字量表示其輸入電壓。2b個(gè)數(shù)字量中的每一個(gè)數(shù)字 量只能表示在全部模擬量范圍內(nèi)對應(yīng)其相應(yīng)標(biāo)稱輸入值-0��5 LSB到+0��5 LSB量化范圍內(nèi)的一個(gè)數(shù) 值。因此ADC的輸出可以看作是由離散形式的模擬輸入加上誤差信號(量化噪聲)構(gòu)成的。當(dāng)將一個(gè)大的并且變化的輸入信號(幅度為幾十、幾百或幾千個(gè)LSB)加到一個(gè)ADC時(shí)，量化

08 運(yùn)算放大器的噪聲

問：有關(guān)運(yùn)算放大器的噪聲我應(yīng)該知道些什么?

答：首先，必須注意到運(yùn)算放大器及其電路中元器件本身產(chǎn)生的噪聲與外界干擾或無用信號并且在放大器的某一端產(chǎn)生的電壓或電流噪聲或其相關(guān)電路產(chǎn)生的噪 聲之間的區(qū)別。
干擾可以表現(xiàn)為尖峰、階躍、正弦波或隨機(jī)噪聲而且干擾源到處都存在：機(jī) 械、靠近電 源線、射頻發(fā)送器與接收器、計(jì)算機(jī)及同一設(shè)備的內(nèi)部電路(例如，數(shù)字電路或開關(guān)電源)。認(rèn)識干擾，防止干擾在你的電路附近出現(xiàn)，知道它是如何進(jìn)來的并且如何消除它或者找到對 付干擾的方法是一個(gè)很大的題目。

如果所有的干擾都被消除，那么還存在與運(yùn)算放大器及其阻性電路有關(guān)的隨機(jī)噪聲。它構(gòu)成運(yùn)算放大器的控制分辨能力的終極限制。我們下面的討論就從這個(gè)題目開始。

問：好，那就請你講一下有關(guān)運(yùn)算放大器的隨機(jī)噪聲。它是怎么產(chǎn)生的?

答：在運(yùn)算放大器的輸出端出現(xiàn)的噪聲用電壓噪聲來度量。但是電壓噪聲源和電流噪聲源都能產(chǎn)生噪聲。運(yùn)算放大器所有內(nèi)部噪聲源通常都折合到輸入端，即看作與理想的 無噪聲放大器的兩個(gè)輸入端相串聯(lián)或并聯(lián)不相關(guān)或獨(dú)立的隨機(jī)噪聲發(fā)生器。我們認(rèn)為運(yùn)算放大器噪聲有三個(gè)基本來源：
·一個(gè)噪聲電壓發(fā)生器(類似失調(diào)電壓，通常表現(xiàn)為同相輸入端串聯(lián))。
·兩個(gè)噪聲電流發(fā)生器(類似偏置電流，通過兩個(gè)差分輸入端排出電流)。
·電阻噪聲發(fā)生器(如果運(yùn)算放大器電路中存在任何電阻，它們也會產(chǎn)生噪聲。 可把這種噪聲看作來自電流源或電壓源，不論哪種形式在給定電路中都很常見)。

運(yùn)算放大器的電壓噪聲可低至3 nV/Hz。電壓噪聲是通常比較強(qiáng)調(diào)的一項(xiàng)技 術(shù)指 標(biāo)，但是在阻抗很高的情況下電流噪聲常常是系統(tǒng)噪聲性能的限制因素。這種情況類似于失調(diào)，失調(diào)電壓常常要對輸出失調(diào)負(fù)責(zé)，但是偏置電流卻有真正的責(zé)任。雙極型運(yùn)算放大器 的電壓噪聲比傳統(tǒng)的FET運(yùn)算放大器低，雖然有這個(gè)優(yōu)點(diǎn)，但實(shí)際上電流噪聲仍然比較大�，F(xiàn)在的FET運(yùn)算放大器在保持低電流噪聲的同時(shí)，又可達(dá)到雙極型運(yùn)算放大器的電壓噪聲水 平 。

問：電壓噪聲達(dá)到3 nV/Hz的單位是怎么來的?它的含 義如何?
答：讓我們討論一下隨機(jī)噪聲。在實(shí)際應(yīng)用中(即在設(shè)計(jì)者關(guān)心的帶寬內(nèi))許多噪 聲源都屬于白噪聲和高斯噪聲。白噪聲是指在給定帶寬內(nèi)噪聲功率與頻率無關(guān)的噪聲。 高斯噪聲是指噪聲指定幅度X出現(xiàn)的概率服從高斯分布的噪聲。高斯噪聲具有這樣的特性：當(dāng) 來自兩個(gè)以上的噪聲有效值(rms)進(jìn)行合成時(shí)，而且提供的這些噪聲源都是不相關(guān)的(即一種 噪聲信號不能轉(zhuǎn)換為另一種噪聲信號)，這樣合成的總噪聲不是這些噪聲的算術(shù)和而是它們平 方和的平方根(rss)(這意味著噪聲功率線性疊加，即平方和相加)。例如有三個(gè)噪聲源V 1，V2和V3，它的rms和為：
V0=V21+V22+V23

由于噪聲信號的不同頻率分量是不相關(guān)的，從而rss合成結(jié)果是：如果單位帶寬(brick�� wall bandwidth)為Δf的白噪聲為V，那么帶寬為2Δf的噪聲為V2+V2= 2V。更為普遍的情況，如果我們用系數(shù)K乘以單位帶寬，那么KΔf帶寬的噪 聲為KV。因此在任何頻率范圍內(nèi)將Δf=1Hz帶寬的噪聲有效值所定義的函數(shù) 稱 作(電壓或電流)噪聲譜密度函數(shù)，單位為nV/Hz或pA/Hz。對于白噪聲，噪聲譜密度是一個(gè)常數(shù)，用帶寬的平方根乘以譜密度便可得到總有效值噪聲。
有關(guān)rss和的一個(gè)有用結(jié)果是：如果有兩個(gè)噪聲源都對系統(tǒng)噪聲有貢獻(xiàn)，而且一個(gè)比另 一個(gè)大3或4倍，那么其中較小的那個(gè)常常被忽略，因?yàn)?BR>42=16=4,但是42+12=1 7=4.12
兩者之差小3%，或0.26 dB。
32=9=3，但是32+12=1 0=3.16
兩者之差小6%，或0.5 dB。
因此較大的噪聲源對噪聲起主要作用。

問：那么電流噪聲又如何呢?
答：簡單(即不帶偏置電流補(bǔ)償)的雙極型和JFET運(yùn)算放大器的電流噪聲通常在偏 置 電流的散粒噪聲(有時(shí)稱為肖特基噪聲)的1或2 dB范圍以內(nèi)。在產(chǎn)品說明中一般不給出。散粒噪 聲是由于電荷載流子隨機(jī)分布以電流形式通過PN結(jié)引起的電流噪聲。如果流過的電流為I， 那么在帶寬B內(nèi)的散粒噪聲In可用下述公式來計(jì)算：
In=2IqB
其中q為電子電荷(1.6×10 -19 C)。應(yīng)當(dāng)注意2Iq為噪聲譜密度，即 這種噪聲為白噪聲。
從而告訴我們，簡單雙極型運(yùn)算放大器的電流噪聲譜密度在Ib=200 nA時(shí)大約為250 f A/Hz，而且隨溫度變化不大，而JFET輸入運(yùn)算放大器的電流噪聲譜密度比較低(在Ib=50 pA時(shí)為4 fA/Hz)，并且溫度每增加20 °C其噪聲譜密度加倍 ，因?yàn)闇囟让吭黾?0 °C其偏置電流加倍。
帶偏置電流補(bǔ)償?shù)倪\(yùn)算放大器的實(shí)際電流噪聲比根據(jù)其輸入電流預(yù)測的電流噪聲要大得 多 。理由是其凈偏置電流是輸入偏置電流與補(bǔ)償電流源之差，而其噪聲電流是從這兩個(gè)噪聲電流的rss和導(dǎo)出的。
具有平衡輸入的傳統(tǒng)的電壓反饋運(yùn)算放大器，其同相輸入與反相輸入端的電流噪聲總 相等(但不相關(guān))。而電流反饋或跨導(dǎo)運(yùn)算放大器在兩個(gè)輸入端具有不同的輸入結(jié)構(gòu)，所以 其電流噪聲也不同。有關(guān)這兩種運(yùn)算放大器兩個(gè)輸入端電流噪聲的詳細(xì)情況請參考其產(chǎn)品說明。
運(yùn)算放大器的噪聲服從高斯分布，在很寬的頻帶范圍內(nèi)具有恒定的譜密度，或“白”噪 聲，但當(dāng)頻率降低時(shí)，譜密度以3 dB/倍頻程開始上升。這種低頻噪聲特性稱作“1/f噪聲 ”，因?yàn)檫@種噪聲功率譜密度與頻率成反比。它在對數(shù)坐標(biāo)上斜率為-1(噪聲電壓或電流1/ f頻譜密度斜率為-1/2)。-3 dB/倍頻程譜密度直線延長線與中頻帶恒定譜密度直線的交點(diǎn)所對應(yīng)的頻率稱作1/f轉(zhuǎn)折頻率(corner frequency)，它是放大器的品質(zhì)因數(shù) 。早期的單片集成運(yùn)算放大器的1/f在500 Hz以上轉(zhuǎn)折，但當(dāng)今的運(yùn)算放器在20～50 Hz轉(zhuǎn)折 是常見的，最好的放大器(例如AD OP��27和AD OP��37)轉(zhuǎn)折頻率低到2.7 Hz。1/f噪聲 對于等比率的頻率間隔(如每倍頻程或每十倍頻程)具有相等的增量。
問：為什么你們不公布噪聲系數(shù)?
答：放大器的噪聲系數(shù)(NF)用來表示放大器噪聲與源電阻熱噪聲之比，單位為dB ，可用下式表示：
NF＝20logVn(amp)+Vn(source)Vn(source)
其中Vn(amp)表示放大器噪聲，Vn(source)表示源電阻熱噪聲。
NF對射頻放大器來說是一項(xiàng)很有用的技術(shù)指標(biāo)，一般總是使用相同的源電阻(50或75 Ω )來驅(qū)動射頻放大器，但當(dāng)這項(xiàng)指標(biāo)用于運(yùn)算放大器時(shí)容易引起誤解，因?yàn)檫\(yùn)算放大器在許多不同應(yīng)用中其源阻抗(不一定是阻性的)變化范圍很寬。

問：源阻抗對噪聲有何影響?

答：當(dāng)溫度在絕對零度以上時(shí)所有電阻都是噪聲源，其噪聲隨電阻、溫度和帶寬的增加而增加(隨后我們將討論基本電阻噪聲或熱噪聲)。電抗不產(chǎn)生噪聲，但噪聲電流通過 電抗將產(chǎn)生噪聲電壓。

如果我們從某一個(gè)源電阻驅(qū)動一個(gè)運(yùn)算放大器，那么等效輸入噪聲將是該運(yùn)算放大器的噪聲電壓，源電阻產(chǎn)生的噪聲電壓和放大器的噪聲電流In流過源電阻產(chǎn)生的噪聲電壓的 rss和。如果源電阻很低，那么源電阻產(chǎn)生的噪聲電壓和放大器的噪聲電流通過源電阻產(chǎn)生的噪聲電壓對總噪聲的貢獻(xiàn)不明顯。在這種情況下放大器輸入端的總噪聲只有運(yùn)算放大器 的電壓 噪聲起主要作用。

如果源電阻很高，那么源電阻產(chǎn)生的熱噪聲對運(yùn)算放大器的電壓噪聲和由電流噪聲引起的電壓噪聲都起主要作用。但值得注意的是，由于熱噪聲只是隨電阻的平方根增加，而由 電流噪聲引起的噪聲電壓直接與輸入阻抗成正比，所以放大器的電流噪聲對于輸入阻抗足夠高的情況下總是起主要作用。當(dāng)放大器的電壓噪聲和電流噪聲都足夠高時(shí)，則不存在輸入電 阻為何值時(shí)熱噪聲起主要作用的問題。

09 運(yùn)算放大器的建立時(shí)間

問：建立時(shí)間為何重要?

答：運(yùn)算放大器的建立時(shí)間是保證數(shù)據(jù)采集系統(tǒng)性能的一項(xiàng)重要參數(shù)。為了準(zhǔn)確地采集數(shù)據(jù)，運(yùn)算放大器的輸出必須在模擬數(shù)據(jù)轉(zhuǎn)換器準(zhǔn)確地將數(shù)字量轉(zhuǎn)換之前達(dá)到穩(wěn)定。建立時(shí) 間是一項(xiàng)通常不容易測量的參數(shù)。近幾年來，測量運(yùn)算放大器的建立時(shí)間的方法和設(shè)備幾乎跟不上運(yùn)算放大器本身性能的發(fā)展。新一代運(yùn)算放大器在短時(shí)間內(nèi)達(dá)到穩(wěn)定的精度越高，對測試設(shè)備及其設(shè)計(jì)者和使 用者的要求也就越高。工程師們對此常常產(chǎn)生不同看法：有的人認(rèn)為應(yīng)該將測試方法與測試設(shè)備結(jié)合起來測量待測器件(DUT)的建立時(shí)間。還有的人認(rèn)為建立時(shí)間的測量主要受測試設(shè) 備一些極限特性的限制。因此，為了解決已提出的建立時(shí)間參數(shù)的要求，人們一直在不斷地開發(fā)新的測試設(shè)備和測試方法。

在數(shù)據(jù)采集系統(tǒng)中，在系統(tǒng)采樣速率決定的采樣周期內(nèi)，運(yùn)算放大器的輸出應(yīng)該在其驅(qū)動模數(shù)轉(zhuǎn)換器(ADC)的終值的1 LSB(即2 －n FS)范圍內(nèi)達(dá)到穩(wěn)定。穩(wěn)定在滿度的1 LSB 范圍內(nèi)意味著ADC的準(zhǔn)確度穩(wěn)定在±1/2 LSB。因此10位ADC要求運(yùn)算放大器穩(wěn)定到1/1024的 一半，即0.05%；12位ADC要求穩(wěn)定到1/4096的一半，即0.01%；14位ADC則要求更高的精度。建立時(shí)間絕大多數(shù)都規(guī)定達(dá)到0.1%和0.01%。

雖然增大滿度信號范圍會增大LSB的量值，使問題比較容易解決，但是對于高頻系統(tǒng)卻是 一種不可采納的方法。大多數(shù)高頻ADC滿度信號為1V，最高為2V。對于10位DAC，在滿度信號為1V的情況下，LSB大約是1mV；對于12位ADC，LSB大約是250μV。為了能夠測量滿度變遷情 況下的穩(wěn)態(tài)特性，其動態(tài)范圍必須達(dá)到4個(gè)數(shù)量級。新型運(yùn)算放大器(例如AD9631和AD9632) 的建立時(shí)間減小到20～10ns范圍內(nèi)，測量這樣短的建立時(shí)間非常困難。

問：如何測量建立時(shí)間?

答：近年來要求用一個(gè)快速、精密信號源(通常稱作平頂波發(fā)生器)來驅(qū)動運(yùn)算放大器已 成為測量建立時(shí)間的關(guān)鍵問題。顧名思義，這種平頂波發(fā)生器，to時(shí)刻在兩個(gè)已知幅度 之間應(yīng)該有一個(gè)很陡的階躍和最小的上沖(或下沖)，使之在測量時(shí)間的有效范圍內(nèi)保持“ 平坦”。這里所謂的“平坦”是指與DUT的建立時(shí)間測量誤差相比非常平坦。
為了確保運(yùn)算放大器的任何輸出信號完全能跟得上階躍響應(yīng)，而不是輸入信號階躍跳變 后對信號的響應(yīng)。這樣就得要求運(yùn)算放大器的準(zhǔn)確度非常高，因此這種測量線路中的任何有源器件 的建立時(shí)間特性都要優(yōu)于DUT的建立時(shí)間特性。

10 串行數(shù)據(jù)轉(zhuǎn)換器接口

問：我現(xiàn)在需要安裝節(jié)省空間的數(shù)據(jù)轉(zhuǎn)換器，認(rèn)為串行式轉(zhuǎn)換器比較適合。為了選擇和使用這種轉(zhuǎn)換器，請問我需要了解些什么?

答：首先我們看一下串行接口的工作原理，然后再將它與并行接口相比較，從而可以消除對串行接口數(shù)據(jù)轉(zhuǎn)換的神秘感。

圖10.1示出了一種8通道多路轉(zhuǎn)換12位串行式模數(shù)轉(zhuǎn)換器(ADC) AD7890.html">AD7890與一種帶串行接 口的 數(shù)字信號處理器(DSP) ADSP��2105接線圖。圖中還示出了使用DSP與ADC通信的時(shí)序圖。通過一根線以串行數(shù)據(jù)流的形式傳輸12位轉(zhuǎn)換結(jié)果。串行數(shù)據(jù)流還包括3位地址，用來表示AD789 0當(dāng)前被選中的多路轉(zhuǎn)換器中的輸入通道。為了區(qū)分不同組的數(shù)據(jù)串行位流，必須提供時(shí)鐘信 號(SCLK)，通常由DSP提供。有時(shí)ADC作為輸出信號提供這種時(shí)鐘信號。DSP通常(但不總是) 提供一個(gè)附加的成幀脈沖，它要么在通信開始第一個(gè)周期有效，要么在通信期間(例如TFS/R FS)有效。

圖10.1 串行式ADC與DSP之間的接線圖

在這個(gè)實(shí)例中，利用DSP的串行端口來設(shè)置ADC內(nèi)部5位寄存器。這個(gè)寄存器的位控功能包 括：選擇通道、設(shè)定ADC處于電源休眠方式和起動轉(zhuǎn)換。顯然，這種情況下串行接口必須雙向工作。

從另一方面來說，并行式ADC的數(shù)據(jù)總線直接(或可能通過緩沖器)與帶接口的處理器的 數(shù) 據(jù)總線相連。圖10.2示出了并行式ADC AD7892與ADSP��2101的接線圖。當(dāng)AD7892完成一次轉(zhuǎn)換后，中斷該

圖10.2 并行式ADC AD7892與ADSP��2001接線圖

DSP，DSP響應(yīng)后，按照ADC的譯碼內(nèi)存地址讀一次數(shù)據(jù)。串行式數(shù)據(jù)轉(zhuǎn)換器與并行式數(shù)據(jù)轉(zhuǎn)換器之間的重要差別在于需要的連接線數(shù)。從節(jié)省空間的角度來看， 串行式數(shù)據(jù)轉(zhuǎn)換器有明顯的優(yōu)點(diǎn)。因?yàn)樗鼫p少了器件的引腳數(shù)目，從而有可能做成8腳DIP或 SO封裝的12位串行式ADC或DAC。更重要的是它節(jié)省了印制線路板的空間，因?yàn)榇�行接口只需連接幾根線條。

問：我的數(shù)模轉(zhuǎn)換器(DAC)必須離中心處理器及其它處理器距離很遠(yuǎn)。我最 好采用何種方法?

答：首先你必須確定是使用串行式DAC還是并行式DAC。當(dāng)使用并行式DAC時(shí)，你應(yīng)該確 定每個(gè)DAC進(jìn)入存儲器I/O端口的地址，如圖10.3所示。然后你應(yīng)該對每個(gè)DAC編程，將寫命令直 接寫入適當(dāng)?shù)腎/O口地址。但這種結(jié)構(gòu)具有明顯的缺點(diǎn)。它不但需要并行數(shù)據(jù)總線，而且到 所有遠(yuǎn)處的端口都需要一些控制信號線。然而串行接口只需要為數(shù)不多的兩條

圖10.3 多個(gè)并行式DAC接線圖

線，顯然它比并行接口經(jīng)濟(jì)得多。 一般說來，雖然串行式數(shù)據(jù)轉(zhuǎn)換器不能對處理器的存儲器尋址，但是可以把許多串行DA C接到處理器的串行端口上，然后利用處理器的其它端口產(chǎn)生片選信號來逐一地啟動每個(gè)DAC 。片選信號雖然僅需要一條線就能將每個(gè)DAC都接到串行接口上，但是接到處理器上傳輸 片選信號線的數(shù)目可能受到限制。

解決這個(gè)問題的一種方法是采用菊花鏈(DAISY�瞔hained)式結(jié)構(gòu)，將所用的串行式DAC 都連在一起。圖10.4示 出了如何將多個(gè)DAC連接到一個(gè)I/O端口上。每個(gè)DAC都有一個(gè)串行數(shù)據(jù)輸出(SDO)腳，將第一個(gè)DAC(即DAC0)的SDO腳接到本菊花鏈中的下一個(gè)DAC(即DAC1)的串行數(shù)據(jù)輸入(SDI)腳。LDAC 和 SCLK以并行方式被送到本菊花鏈中的所有DAC。因?yàn)樵跁r(shí)鐘作用下送入SDI的數(shù)據(jù)最終都要到達(dá)SDO(N個(gè)時(shí)鐘周期之后)，所以一個(gè)I/O端口能夠?qū)ぶ范鄠�(gè)DAC。但是這個(gè)I/O端口必須輸 出很長的數(shù)據(jù)流(每個(gè)DAC占的N位乘以本菊花鏈中DAC的數(shù)目)。這種結(jié)構(gòu)的最大優(yōu)點(diǎn)是不需要對尋址的DAC進(jìn)行譯碼。所有的DAC在相同的I/O端口上都有效。菊花鏈?zhǔn)浇Y(jié)構(gòu)的主要缺點(diǎn) 是可達(dá)性(accessibility)或等待時(shí)間長。即使要改變某一個(gè)DAC的狀態(tài)，處理器也必須從該 I/O端口輸出全部數(shù)據(jù)流。

圖10.4 多個(gè)串行式DAC菊花鏈?zhǔn)浇Y(jié)構(gòu)

問：既然串行式數(shù)據(jù)轉(zhuǎn)換器節(jié)省許多空間和線路，那么為什么不在每個(gè)要求節(jié)省空間的 應(yīng)用場合都使用它們呢?

答：串行式數(shù)據(jù)轉(zhuǎn)換器的主要缺點(diǎn)是為了節(jié)省空間從而降低了速度。例如，對并行DAC 編程，只用一個(gè)寫脈沖便可以把數(shù)據(jù)總線上的數(shù)據(jù)在時(shí)鐘作用下送入DAC。然而，如果要把 數(shù)據(jù)寫入串行DAC，那么DAC的位數(shù)必須等于相繼的時(shí)鐘脈沖數(shù)(N位DAC需要N個(gè)時(shí)鐘脈沖)，每個(gè)時(shí)鐘脈沖后還要跟隨一個(gè)裝入脈沖。所以這種處理器的I/O端口與串行數(shù)據(jù)轉(zhuǎn)換器通信 要花費(fèi)相當(dāng)多的時(shí)間。因此吞吐率高于500 ksps 的串行式DAC平常是少見的。

問：我的8位處理器沒有串行接口，有什么辦法可以把一個(gè)12位串行 式ADC(例如AD7993)接到該8位處理器總線上?

答：當(dāng)然我可以使用外部移位寄存器，將數(shù)據(jù)用串行(和異步)方式裝入移位寄存器，然 后在時(shí)鐘作用下進(jìn)入處理器的并行端口。但是，如果這個(gè)問題的著眼點(diǎn)是“沒有外部邏輯” ，那么可以把這個(gè)串行式ADC看作1位并行式ADC來連接。將該ADC的SDATA腳接到該處理器數(shù)據(jù)總線的一條數(shù)據(jù)線上，這里接到數(shù)據(jù)線D0。如圖10.5所示。使用某種譯碼邏輯電路 ， 能使 該ADC的口地址看作是該

11 失調(diào)與增益調(diào)整

問：我想向你請教有關(guān)失調(diào)與增益調(diào)整問題。

答：一般不用調(diào)整，除非你必須調(diào)整。有兩種方法供選擇：(1)使用好用的設(shè)備、 元器件和不需調(diào)整便能滿足要求的電路；(2)利用數(shù)字技術(shù)，對應(yīng)用系統(tǒng)進(jìn)行軟件調(diào)整修正 。當(dāng)你考慮到電路設(shè)計(jì)、溫度、振動和壽命對性能和穩(wěn)定性的影響時(shí)，有時(shí)使用調(diào)整電位器 (連接到待調(diào)整的器件上)可以調(diào)整掉由此產(chǎn)生的影響，當(dāng)然還包括附加的技術(shù)處理和復(fù)雜的 調(diào)整要求。

問：我大概明白了一些，那么請你詳細(xì)地說一下我應(yīng)該如何調(diào)整模擬電路中的失調(diào) 誤差和增益誤差?

答：按正常順序是先調(diào)整輸入端。如果你考慮到被調(diào)整電路的傳輸特性，那么通常使用直接方法。線性模擬電路簡化的理想傳輸特性(例如放大器、ADC或DAC)由下式給出：
OP=K×IP(1)
其中OP為輸出，IP為輸入，K為比例因子。應(yīng)該注意的是，上述簡化形式蘊(yùn)含著許多問 題：ADC的量化誤差，當(dāng)輸入和輸出形式不同(如輸入為電壓，輸出為電流)時(shí)K的量綱問題，故意偏置及其它問題。在實(shí)際(非理想)電路中，折合到輸入端的失調(diào)誤差和增益誤差分別為OS和ΔK,從而上述 公式還可寫成：
OP=(K+ΔK)×(IP+OS)(2)
OP=K×IP+K×OS+ΔK×IP+ΔK×OS(3)
方程(2)和(3)是不完整的，因?yàn)樗鼈儍H考慮了輸入失調(diào)，但這種情況最普 遍。后面將討論輸入失調(diào)與輸出失調(diào)獨(dú)立的系統(tǒng)。
從式(3)可以看出，當(dāng)未知的失調(diào)出現(xiàn)時(shí)，直接調(diào)整增益是不合理的，必須首先調(diào)整失 調(diào)。設(shè)IP為零，調(diào)整失調(diào)使OP也為零。然后調(diào)整增益，當(dāng)輸入接近滿度(FS) 時(shí)，調(diào)整增益使輸出符合式(1)。

問：對于雙極性ADC和DAC應(yīng)該如何調(diào)整?

答：許多ADC和DAC可在單極性和雙極性工作方式之間進(jìn)行切換，這種器件不論 用于何種場合都應(yīng)在單極性方式下進(jìn)行失調(diào)和增益調(diào)整。即使轉(zhuǎn)換器不可能工作在單極性場合，或者轉(zhuǎn)換器僅工作在雙極性的場合，或者在其它情況下都是如此。

可以把雙極性轉(zhuǎn)換器看作失調(diào)很大的單極性轉(zhuǎn)換器(確切地說，失調(diào)為1 MSB，即滿度范 圍的一半)。根據(jù)所使用轉(zhuǎn)換器的結(jié)構(gòu)，這種雙極性失調(diào)(BOS)不一定受增益調(diào)整的影響。如 果受到影響，那么公式(1)可寫成：
OP=K×(IP-BOS)(4)
在這種情況下，其增益調(diào)到接近滿度FS(正滿度或負(fù)滿度均可，但通常調(diào)到正滿度) 之后，在模擬零點(diǎn)調(diào)整失調(diào)。對于雙極性失調(diào)，在DAC失調(diào)范圍內(nèi)的情況下，這是一種常用方法。
如果雙極性失調(diào)不受增益調(diào)整的影響，那么公式(1)可寫成：
OP=K×IP-BOS(5)
在這種情況下，在負(fù)FS調(diào)整失調(diào)，而在正FS(或非常接近FS)調(diào)整增益。大多數(shù)ADC 都采用這種方法，而且DAC的雙極性失調(diào)使用運(yùn)算放大器和外接電阻，也采用這種方法。當(dāng)然，總是應(yīng)該按照產(chǎn)品說明中建議的方法進(jìn)行調(diào)整，但是如果產(chǎn)品說明中沒有給出調(diào)整方法，通常DAC應(yīng)在模擬零點(diǎn)調(diào)整失調(diào)，而ADC應(yīng)在負(fù)FS處調(diào)整失調(diào)或者ADC與DAC都在接近 正FS處調(diào)整失調(diào)。

問：為什么你總強(qiáng)調(diào)“接近”FS?

答：放大器和DAC都在零點(diǎn)和FS處進(jìn)行調(diào)整。在DAC中，全“1”最大可能數(shù)字 輸入應(yīng)該產(chǎn)生低于“滿度”1 LSB 的輸出，這里的“滿度”認(rèn)為是某一常數(shù)乘以基準(zhǔn)。因此 DAC的輸出是基準(zhǔn)電壓與數(shù)字輸入的歸一化乘積。ADC不在零點(diǎn)和FS處調(diào)整。理想的ADC輸出是被量化的，而且第一個(gè)輸出變遷點(diǎn)(從00… 00到00…01)發(fā)生在全0標(biāo)稱值以上1/2 LSB。隨后相繼的變遷點(diǎn)均發(fā)生在模擬輸出每增加1 L SB處直至最后一個(gè)變遷點(diǎn)發(fā)生在FS以下1/2 LSB 處。非理想ADC的調(diào)整首先是將其輸入值設(shè) 置到要求變遷的標(biāo)稱值，然后調(diào)整ADC輸出直至使其輸出在變遷點(diǎn)對應(yīng)的兩個(gè)數(shù)字量之間有同樣的跳動。因此，ADC的失調(diào)應(yīng)在輸入對應(yīng)第一個(gè)變遷點(diǎn)(即零點(diǎn)或-FS以上1/2 LSB，它“接近” 零點(diǎn)或“接近”-FS)，而增益則應(yīng)在最后一個(gè)變遷點(diǎn)(即正+FS以下1 1/2 LSB，它“接近”+ FS)。這種方法雖然在失調(diào)調(diào)整過程中，在增益誤差和失調(diào)誤差之間會產(chǎn)生一定的相互影響 ，但是小得微不足道。

問：要求在“接近”FS而又不在FS處進(jìn)行調(diào)整，還會帶來其它異常后果碼 ?
答：同步電壓頻率轉(zhuǎn)換器(SVFC)當(dāng)其輸出頻率和諧地與其時(shí)鐘頻率相關(guān)時(shí)，即 其輸出頻率非常接近時(shí)鐘頻率的1/2，1/3或1/4時(shí)，容易出現(xiàn)注入鎖相(injection locking) 現(xiàn)象。SVFC的FS等于1/2時(shí)鐘頻率。在這種情況下進(jìn)行調(diào)整時(shí)會使問題惡化。因此建議SVFC 的增益調(diào)整應(yīng)在FS的95% 附近。
問：“輸入”和“輸出”失調(diào)調(diào)整對電路有什么要求?
答：像儀表放大器和隔離放大器這種電路通常都有兩級直流增益，而且輸入級 增益是可變的。所以兩級放大器具有輸入失調(diào)IOS、輸出失調(diào)OOS，第一級增益K和輸出級單 位增益，在零輸入時(shí)輸出OP為：
OP=OOS+K×IOS(6)
由式(6)顯然可以看出，如果增益恒定，我們僅調(diào)整IOS或OOS使總失調(diào)為零(另外， 如果輸入 級采用長尾對雙極型晶體管，當(dāng)對IOS和OOS都進(jìn)行調(diào)整時(shí)會得到更好的失調(diào)溫度系數(shù)；但對于長尾對FET則不必調(diào)整)。如果第一級增益改變，那么IOS與OOS失調(diào)都得重新調(diào)整。
IOS與OOS是一種反復(fù)調(diào)整的過程。在零輸入時(shí)，增益設(shè)置到最大，調(diào)整IOS 直至輸出為零。然后增益減到最小，再調(diào)整OOS直到輸出也為零。重復(fù)上述IOS與OOS調(diào)整過程直至無需進(jìn)一步調(diào)整為止。在IOS與OOS都未調(diào)整到零之前不應(yīng)調(diào)整增益。在失調(diào)調(diào)整過 程中對于實(shí)際增益數(shù)值的高或低并不重要。

問：對于增益和失調(diào)調(diào)整應(yīng)該采用什么樣的電路?
答：許多放大器(即少數(shù)轉(zhuǎn)換器)都有調(diào)整增益和失調(diào)的端子，但也有許多器件沒有。失調(diào)調(diào)整通常在兩個(gè)指定調(diào)整端之間接一個(gè)電位器，其滑動端(有時(shí)經(jīng)過一只電阻)接 到電源的一端。正確的接線及選用元件的數(shù)值請見所用器件的產(chǎn)品說明。運(yùn)算放大器失調(diào)調(diào)整中最常見的一個(gè)差別就是校正電位器的偏移值不同以及應(yīng)該連接的電源電壓不同。

在沒有提供單獨(dú)的失調(diào)調(diào)整端子的情況下，一般對輸入信號端加一個(gè)恒定的失調(diào)調(diào)整量。有兩種基本失調(diào)調(diào)整方法，如圖11.1(a)和11.1(b)所示。當(dāng)系統(tǒng)使用差 分輸入運(yùn)算放大 器作為反相器(最常見)的情況下，使用圖11.1(a)所示的方法對器件失調(diào)而不是對系統(tǒng)失調(diào) 作修正最合適。在單端輸入方式中，方法11.1(b)用來對系統(tǒng)失調(diào)進(jìn)行調(diào)整 ，但對于失調(diào)很小的器件，應(yīng)該盡量 避 免使用這種方法，因?yàn)槌Ｐ枰?與信號輸入電阻相比)很大阻值的求和電阻，目的在于：(1) 避免求和點(diǎn)輸入信號過大；(2)保持適當(dāng)?shù)谋壤�修正電壓并且把差分電源電壓漂移的影響�?減到最小。另外在兩個(gè)電源與電位器之間連接一個(gè)電阻，常常有助于增加調(diào)整分辨率和減小功耗。

圖11.1 兩種失調(diào)調(diào)整方法

凡是

17 電流反饋運(yùn)放大器

Erik Barnes,ANALOG Devices Inc.

問：與普通運(yùn)放相比，我不太明白電流反饋運(yùn)放如何工作?我聽說電流反饋運(yùn)放帶寬恒定，不隨增益變化而改變，那是怎么實(shí)現(xiàn)的?它與互阻放大器是否一樣?

答：在考察電路之前，我們先給電壓反饋運(yùn)放(VFA)、電流反饋運(yùn)放(CFA)和互阻放大器這三個(gè)概念下定義。顧名思義，電壓反饋是指一種誤差信號為電壓形式的閉環(huán)結(jié)構(gòu)。傳統(tǒng)運(yùn)放都用電壓反饋，即它們的輸入對電壓變化有響應(yīng)，從而產(chǎn)生一個(gè)相應(yīng)的輸出電壓。電流反饋是指用作反饋的誤差信號為電流形式的閉環(huán)結(jié)構(gòu)。CFA其中一個(gè)輸入端對誤差電流有響應(yīng)，而不是對誤差電壓有響應(yīng)，最后產(chǎn)生相應(yīng)的輸出電壓。應(yīng)該注意的是兩種運(yùn)放的開環(huán)結(jié)構(gòu)具有相同的閉環(huán)結(jié)果：差動輸入電壓為0，輸入電流為0。理想的電壓反饋運(yùn)放有兩個(gè)高阻抗輸入端，從而使輸入電流為0，用電壓反饋來保持輸入電壓為0。相反，CFA有一個(gè)低阻抗輸入端，從而使輸入電壓為0，用電流反饋來保持輸入電流為0。互阻放大器的傳遞函數(shù)表示為輸出電壓對輸入電流之比，從而表明開環(huán)增益Vo/Iin用歐姆(Ω)表示。因此，CFA可稱作互阻放大器。有趣的是，利用VFA閉環(huán)結(jié)構(gòu)也可構(gòu)成互阻特性，只要用電流(如來自光電二極管的電流)驅(qū)動低阻求和節(jié)點(diǎn)，就可產(chǎn)生一個(gè)電壓輸出，其輸出電壓等于輸入電流與反饋電阻的乘積。更有趣的是，既然理想情況下，任何一個(gè)運(yùn)放應(yīng)用電路都可以用電壓反饋或電流反饋來實(shí)現(xiàn)，那么用電流反饋也能實(shí)現(xiàn)上面的I�睼變換。所以在用互阻放大器這一概念時(shí)，要理解電流反饋運(yùn)放與普通運(yùn)放閉環(huán)I�睼變換電路之間的差別，因?yàn)楹笳咭部杀憩F(xiàn)出類似的互阻特性先看VFA的簡化模型(見圖1)，同相增益放大器電路以開環(huán)增益A(s)放大同相放大原理圖

波特圖圖1

VFA的簡化模型差模電壓(V IN+ -V IN- )，通過RF和RG構(gòu)成的分壓電路把輸出電壓的一部分反饋到反相輸入端。為推導(dǎo)出該電路的閉環(huán)傳遞函數(shù)VO/V IN+ ，假設(shè)流入運(yùn)放輸入端的電流為0(輸入阻抗無窮大)；兩個(gè)輸入端民位近似相等(接成負(fù)反饋且開環(huán)增益很高)。這樣可得：
VO=(V IN+ -V IN- )A(s)，
V IN- =RGRG+RFVO
代入并整理得
VOV IN+ =(1+RFRG)1
1+1/LG， 其中LG=A(s)1+RF/RG
閉環(huán)帶寬是指環(huán)路增益(LG)下降到1(0dB)時(shí)的頻率。1+RF/RG這項(xiàng)稱為電路的噪聲增益
；對同相放大電路，它也是信號增益。從波特圖上可以發(fā)現(xiàn)，電路的閉環(huán)帶寬為開環(huán)增益A(
s)與噪聲增益NG的交點(diǎn)。噪聲增益增高使環(huán)路增益降低，從而使閉環(huán)帶寬減小。如果A(s)
以20DB/10倍頻程下降，那么放大器的增益帶寬積就為常數(shù)，即閉環(huán)增益每增加20DB，相應(yīng)
地閉環(huán)帶寬降低10倍頻。

現(xiàn)在考慮CFA的簡化模型，如圖2所示。同相輸入端是單位增益緩沖器的高阻輸入端，反相輸入端是單位增益緩沖器的低阻輸出端。緩沖器允許誤差電流流入或流出反相輸入端，且單位增益使反相輸入跟隨同相輸入。誤差電流反映高阻節(jié)點(diǎn)，將誤差電流轉(zhuǎn)換成電壓，經(jīng)緩沖后輸出。高阻節(jié)點(diǎn)阻抗Z(s)與頻率相關(guān)，它與VFA的開環(huán)增益類似，直流值很高，并以20DB/10倍頻程下降。

同相放大原理圖 波特圖

圖2 CFA的簡化模型

當(dāng)緩沖器保持V IN+ =V IN- 時(shí)，通過對V IN- 節(jié)點(diǎn)處的電流求和可得到閉環(huán)
傳遞函數(shù)。假設(shè)緩沖器輸出電阻為0，即RO=0，
VO-V IN- RF
+-V IN- RG+I ERR =0 且I ERR =VOZ(s
)
代入求解得：
VOV IN+ =(1+RFRG)1
1+1/LG，其中LG=A(s)1+RF/RG
雖然CFA閉環(huán)傳遞函數(shù)與V
FA一樣，但CFA環(huán)路增益(1/LG)僅取決于反饋電阻RF，而不是(1+RF/RG)，這樣CFA的
閉
環(huán)帶寬將隨RF的阻值改變而改變，而不是隨噪聲增益(1+RF/RG)的變化而變化。從波特圖上可以看出，RF與Z(s)的交點(diǎn)決定環(huán)路增益大小，由此決定電路的閉環(huán)帶寬f CL 。很顯然，CFA的一個(gè)優(yōu)點(diǎn)是增益帶寬積不為常數(shù)。實(shí)際上，CFA的輸入緩沖器的輸出電阻RO并不是理想的，一般為20至40Ω。這個(gè)電阻的存改變了反饋電阻的大小。兩個(gè)輸入端電壓不完全相等，把V IN- =V IN+ -IERR RO代入前面式子。求解VO/V IN+ 得

VOV IN+ =(1+RFRG)1
1+1/LG，
其中LG=Z(s)RF-RO(1+RF/RG)
反饋電阻中的附加項(xiàng)意味著環(huán)路增益實(shí)際在一定程度上依賴于電路的閉環(huán)增益。當(dāng)閉環(huán)增益較低時(shí)，RF起主要作用；當(dāng)閉環(huán)增益較高時(shí)，第二項(xiàng)RO(1+RF/RG)增加，環(huán)路增益降低，由此閉環(huán)帶寬減小。

應(yīng)該說清楚的是，如果RG斷開，輸出端短接到反相輸入端(像電壓跟隨器那樣)，會使環(huán)路
增益非常大。對VFA而言，如果把整個(gè)輸出電壓都反饋回輸入端，會使反饋達(dá)到最大。而電流反饋的最大值受短路電流的限制。反饋電阻越小，反饋電流越大。從圖2可以看出，當(dāng)RF=
0時(shí)，Z(s)與反饋電阻交點(diǎn)的頻率很高，在高階極點(diǎn)區(qū)域內(nèi)。對于CFA來說，Z(s)的高階極點(diǎn)
會造成高頻相移增大，當(dāng)相移大于180°時(shí)，導(dǎo)致電阻不穩(wěn)定。因?yàn)镽F的最佳值隨閉環(huán)增
益改變而改變，所以在確定不同增益情況下的帶寬和相位裕度時(shí)，波特圖很有用。減少相位
裕度，增大閉環(huán)帶寬，但這會在該頻域內(nèi)出現(xiàn)尖峰，在時(shí)域內(nèi)出現(xiàn)過沖與阻尼振蕩。電流饋
器件的產(chǎn)品說明上會給出不同增益時(shí)RF的最佳值。

CFA具有優(yōu)異的壓擺率特性。盡管設(shè)計(jì)出高壓擺率的VFA是可能的，但從內(nèi)在固有特性來說，
CFA的壓擺率更快。傳統(tǒng)的VFA，在輕負(fù)載時(shí)，壓擺率受到內(nèi)部被償電容的充放電電流的限制
。在輸入大瞬態(tài)信號時(shí)，使輸入級飽和，僅其長尾電路電流對補(bǔ)償節(jié)點(diǎn)進(jìn)行充電或放電。對
CFA，低輸入阻抗允許大瞬態(tài)電流按需要流入放大器，內(nèi)部電流鏡把此輸入電流傳輸?shù)窖a(bǔ)償
節(jié)點(diǎn)，實(shí)現(xiàn)快速充放電。理論上它和輸入階躍信號的大小成比例。壓擺率增高使上升時(shí)間變
快，壓擺率引起的失真和線性誤差減小，大信號頻率響應(yīng)變寬。實(shí)際上，壓擺率受電流鏡飽
和電流(10~15mA)的限制，以及輸入和輸出緩沖器壓擺率的限制。

問：CFA的直流精度怎樣?

好多啊夠?qū)W的了

好多啊，一時(shí)半會看不完啊，下載了慢慢看，呵，謝謝版主！

查閱的好資料，收下了，謝謝了。

這么多啊

那我這幾天又有事做了

先收藏了，謝謝斑竹