基于ISP芯片的可編程數(shù)字移相器設(shè)計(jì)

而在輸入信號的每個(gè)周期內(nèi)，數(shù)值比較器輸出"="為"1"電平的狀態(tài)就出現(xiàn)四次。這樣，通過移相輸出控制電路，在象限碼的作用下，就可獲得精確的移相信號輸出 。圖1中，移相輸出控制電路除形成移相信號外，還產(chǎn)生計(jì)數(shù)器復(fù)位信號、鎖相環(huán)鑒相器輸入信號，通過鎖相環(huán)的自動調(diào)節(jié)功能，以保證信號和輸入信號的循環(huán)周期相一致，并和計(jì)數(shù)器復(fù)位信號同相。圖中，譯碼模塊顯示相移角度數(shù)。 2 移相器的實(shí)現(xiàn)方法本設(shè)計(jì)采用基于芯片的自頂向下的設(shè)計(jì)方法，除鎖相環(huán)電路及顯示器外，圖１中的其它功能塊均被設(shè)計(jì)在一片lattice公司的ispls1016e中。設(shè)計(jì)工具選用lattice公司和data i/o公司等聯(lián)合設(shè)計(jì)的ispexpert system設(shè)計(jì)應(yīng)用軟件。該軟件是一套進(jìn)行cpld設(shè)計(jì)的高級設(shè)計(jì)工具，它基于windows操作系統(tǒng)，支持多種模式設(shè)計(jì)輸入，如vhdl語言、verilog語言、abel-hdl語言、原理圖等。該軟件支持邏輯功能仿真、器件時(shí)序仿真及邏輯綜合，是一種較為先進(jìn)的cpld設(shè)計(jì)系統(tǒng)。在移相器電路設(shè)計(jì)中，系統(tǒng)頂層設(shè)計(jì)包括子系統(tǒng)功能分配、內(nèi)部功能塊的連接和對外的接口關(guān)系，采用原理圖輸入；底層設(shè)計(jì)既可完全采用vhdl語言或ab