基于MCU與DSP的雙機壓電捷聯(lián)慣導系統(tǒng)

摘要 以壓電陀螺及壓電加速計作為慣性器件的慣性導航/制導系統(tǒng)，具有成本低、質量輕、抗沖擊、可靠性高等優(yōu)點．是慣性導航一直研究的解決方案。文章介紹基于ti公司tms320c5410實現(xiàn)的壓電捷聯(lián)慣導系統(tǒng)的平臺．論述系統(tǒng)的硬件與系統(tǒng)組成和設計，詳細說明dsp系統(tǒng)中。hpi接口、串口發(fā)送數(shù)據(jù)以及程序加載自舉等的使用與實現(xiàn)方法。 引 言 近年來，廣大科研工作者研究了各種減小壓電捷聯(lián)慣導系統(tǒng)的誤差方法，使壓電慣性器件的精度得到了極大的提高[1].本文介紹了一種實用的基于dsp實現(xiàn)的壓電捷聯(lián)慣導系統(tǒng)方案。 1 系統(tǒng)的硬件設計 整個壓電捷聯(lián)慣導系統(tǒng)分為三個部分：壓電慣性組合部分；由ads1251與aduc834組成的信號接口與模數(shù)轉換單元；由tms320c54lo等構成的數(shù)據(jù)處理單元。系統(tǒng)框圖如圖1所示。 壓電慣性組合采用專用壓電陀螺及壓電加速度計。由ti公司24位,20 khz的a/d轉換器adsl251完成六路壓電陀螺及壓電加速度計的信號精確采樣，實際采樣速率為500 hz。采用美國模擬器件公司的8位51 mcu微處理器aduc834作六路采樣的主控制器。aduc834集成

TMS320C5410燒寫Flash實現(xiàn)并行自舉引導

摘要：介紹在tms320c5410環(huán)境下對am29lv200b flash存儲器進行程序燒寫，并且實現(xiàn)了tms320c5410上電后用戶程序并行自舉引導。 關鍵詞：am29lv200b flash dsp 并行自舉引導 自舉表 flash是一種可在線進行電擦寫，掉電后信息不丟失的存儲器。它具有低功耗、大容量、擦寫速度快等特點，并且內部嵌入算法完成對芯片的操作，因而在數(shù)字信號處理系統(tǒng)中得到了廣泛的應用。本文通過一個完整的實例，介紹am29lv200b flash存儲器的燒寫方法，實現(xiàn)tms320c5410（以下簡稱c5410）上電后用戶程序的并行自舉引導。1 am29lv200b flash存儲器1.1 flash存儲器簡介 am29lv200b是amd公司生產(chǎn)的flash存儲器，其主要特點有：3 v單電源供電，可使內部產(chǎn)生高電壓進行編程和擦除操作；支持jedec單電源flash存儲器標準；只需向其命令寄存器寫入標準的微處理器指令，具體編程、擦除操作由內部嵌入的算法實現(xiàn)，并且可以通過查詢特定的引腳或數(shù)據(jù)線監(jiān)控操作是否完成；可以對任一扇區(qū)進行讀、寫或擦除操作，而不影響其它部分的數(shù)據(jù)

一種基于FFT的直擴通信系統(tǒng)中窄帶干擾信號參數(shù)的估計方法

摘要：以dsss/qpsk通信系統(tǒng)為背景，提出一種基于fft的精確估計多個窄帶干擾信號參數(shù)的方法。該方法對接收信號的頻域fft數(shù)據(jù)進行分析，只增加很少的計算量，就能準確估計出干擾的中心頻率及寬度。用tms320c5410 dsp對該方法進行了仿真實驗，仿真結果顯示了算法的可行性和有效性。 關鍵詞：fft dsss dsp 窄帶干擾 參數(shù)估計 現(xiàn)代通信系統(tǒng)設計中的一個重要課題是從寬帶信號（如qpsk調制信號）中消除窄帶干擾信號（nbi）的能力問題。直接序列擴展（dsss）通信系統(tǒng)具有內在的抑制窄帶干擾信號的能力。其接收信號和偽噪聲（pn）序列進行互相關運算，將干擾擴展到ds信號所占有的整個頻帶，這樣就降低了干擾電平，使干擾等效為一個電平較低而頻譜較平坦的噪聲。 直擴通信系統(tǒng)的抗干擾能力與擴頻增益成正比，由于受帶寬和系統(tǒng)頻率資源的限制，擴頻增益不可能做得很高，僅靠擴頻增益往往不足以對干擾進行抑制。特別是在強窄帶干擾的場合，系統(tǒng)的性能將會嚴重下降，甚至造成通信中斷。因此需要在解擴前加入窄帶干擾抑制技術來提高dsss系統(tǒng)的性能。圖1 本文提出一種用于dsss/qpsk通信系統(tǒng)中，采用

基于DSP和PCI總線的通信數(shù)據(jù)采集系統(tǒng)設計

提出的越來越高的要求。 pci總線是先進的高性能32/64位局部總線。可同時支持多組外圍設備，不受制于處理器，數(shù)據(jù)吞吐量大（32位時峰值高達132mb/s），并能完全兼容現(xiàn)有的isa/eisa/mac等擴展總線。連接到pci總線上的設備主要分為：主控設備和目標（從）設備兩類，接口設計成為pci總線與設備進行溝通的橋梁。但是pci總線的規(guī)范十分復雜，其接口的實現(xiàn)比isa等總線要困難得多。目前實現(xiàn)pci接口的有效方案有兩種：使用可編程邏輯器件和使用專門接口芯片。本文中的采集系統(tǒng)就是運用ti公司的tms320c5410高速定點dsp和plx公司的pci9052 pci總線接口芯片來搭建的。 1 系統(tǒng)功能概述 根據(jù)實際應用析需要，系統(tǒng)的主要功能有： （1）可以同時采集處理一條e1鏈路上所有32個時際的數(shù)據(jù)； （2）對數(shù)據(jù)進行鏈路層協(xié)議解包后，重新打包茂特定的格式，交給上層系統(tǒng)（pc機）保存或進一步處理。對鏈路數(shù)據(jù)狀態(tài)和采集的統(tǒng)計信息進行監(jiān)測，定時生成報表，交給上層系統(tǒng)實時顯示； （3）系統(tǒng)應具有盡量大的軟件升級功能和靈活性，便于系統(tǒng)提高性能或者應用于其他通信業(yè)務數(shù)據(jù)的采集。 本系統(tǒng)的設計

WCDMA系統(tǒng)基帶處理的DSP FPGA實現(xiàn)方案

復用的方式進行處理，每個數(shù)據(jù)比特須經(jīng)過最多10個環(huán)節(jié)的處理過程，分別是： 估算平均每環(huán)節(jié)上每比特的處理要求8條指令。則10ms內必須完成的處理指令數(shù)是：9600×10×8=768000條。對應的處理能力要求是76.8mips。 ● 消息處理：包含消息的解釋、對應控制參數(shù)的計算、發(fā)給對應的處理fpga。估計需求不超過一條承載64kbps業(yè)務的無線信道的基帶數(shù)據(jù)處理的需求。 綜合考慮上述兩個方面，則整個基帶數(shù)據(jù)處理的等效需求是： (9600+2400)×10×8/10ms=96mips 以tms320c5410為例，其內部工作時鐘頻率高達100mhz，運算速度達100mips?；赾的軟件開發(fā)環(huán)境和匯編級并行處理的優(yōu)化程序，優(yōu)化后的并行執(zhí)行效率一般為80%，等效的處理能力為80mips?？梢?，若將整個基帶數(shù)據(jù)處理交給該dsp芯片完成，其處理能力無法滿足整個處理單元的需求。因此，在基帶處理的實現(xiàn)方案中，數(shù)據(jù)量小的業(yè)務，如隨路信令，amr語音業(yè)務可由dsp處理；而數(shù)據(jù)量大的業(yè)務，如64kbps、144kbps和384kbps速率的業(yè)務，大部分處理環(huán)節(jié)由fpga完成。具體實現(xiàn)如下： ● dsp作為主控單元

TMS320C5410燒寫Flash實現(xiàn)并行自舉引導

摘要：介紹在TMS320C5410環(huán)境下對Am29LV200B Flash存儲器進行程序燒寫，并且實現(xiàn)了TMS320C5410上電后用戶程序并行自舉引導。

• 請問ARM和DSP到底有和區(qū)別？不要告訴我一個偏重控制一個偏重算法

  湊個熱鬧lelee007的老板和員工的比喻挺貼切——曾見過一通信板，上面的處理器有1片mpc8270和18片tms320c5410