帶有此標記的料號：
1. 表示供應商具有較高市場知名度，口碑良好，繳納了2萬保證金，經(jīng)維庫認證中心嚴格審查。
2. 供應商承諾此料號是“現(xiàn)貨” ，如果無貨或數(shù)量嚴重不足(實際數(shù)量不到顯示數(shù)量一半)，投訴成立獎勵您500元。
4
BGA/1921+
原裝現(xiàn)貨不僅銷售也回收
2700
BGA/2403+
FPGA芯片現(xiàn)貨增值服務商 ，歡迎咨詢
980
BGA/2403+
FPGA現(xiàn)貨增值服務商，原廠原裝
800
BGA/2318+
FPGA現(xiàn)貨增值服務商，原廠原裝
5620
BGA/25+
原廠渠道商，可支持60天賬期及180天承兌
XC2VP30-4FGG676C
4252
-/23+
XILINX原廠窗口，華南區(qū)一級現(xiàn)貨分銷商/軍用指定合
XC2VP30-5FF1152I
1481
BGA//ROHS.original
原裝現(xiàn)貨特價/供應元器件代理經(jīng)銷。在線咨詢
XC2VP30-6FG676I
40
BGA/10+
原裝
XC2VP30-5FF1152I
850
TRAY/22+/21+
賽靈思管控出貨，不涂碼
XC2VP30-6FFG896C
9600
BGA896/2024+
特惠現(xiàn)貨只做原廠原裝假一罰十
XC2VP30-3FF896I
6800
BGA/2324+
全新原裝，每一片都來自原廠
XC2VP30-6FF1152I
85000
FCBGA1152/24+
原裝 低價優(yōu)勢 配單十年
XC2VP30-6FFG1152I
3168
BGA/23+
原裝假一賠十QQ373621633
XC2VP30-5FF1152C
700000
BGA/2023+
柒號芯城跟原廠的距離只有0.07公分
XC2VP30-5FF896I
264
BGA/20+
進口原裝
XC2VP30-6FGG676C
9500
BGA/2024+
進口原裝，現(xiàn)貨熱賣
XC2VP30-5FF896I
168
-/21+
4-6wks
XC2VP30-5FFG1152I
3562
BGA/2021+
原裝現(xiàn)貨
XC2VP30-5FF1152I
5934
-/-
高價回收IC,尋求渠道合作
XC2VP30-4FF896C
6000
BGA/22+
-
XC2VP30-5FGG676C
IC VIRTEXIIPRO FPGA 30K 676FCBGA
Xilinx
XC2VP30-5FGG676CPDF下載
XC2VP30-6FFG896C
IC VIRTEXIIPRO FPGA 30K 896FCBGA
Xilinx
XC2VP30-6FFG896CPDF下載
XC2VP30-6FFG1152C
IC VIRTEXIIPRO FPGA 30K 1152FBGA
Xilinx
XC2VP30-6FFG1152CPDF下載
艦船等武器平臺。1553b數(shù)據(jù)總線的傳輸速率為1mb／s，協(xié)議規(guī)定3種字：命令字、數(shù)據(jù)字和狀態(tài)字。字的長度為20 bit，且由同步頭(3 bit)消息塊(16 bit)和奇偶位(1 bit)3部分組成。信息量最大長度為32。總線系統(tǒng)由一個總線控制器(bc)與不多于31個的遠程終端(rt)組成，有時系統(tǒng)中還可加入總線.(mt)。總線上傳輸?shù)男畔⒏袷街饕衎c到rt，rt到bc，rt到rt，以及廣播方式和系統(tǒng)控制方式。 3 系統(tǒng)設計 該系統(tǒng)采用xilinx公司的virtex-ii pm xc2vp30 fpga為核心，該器件內部帶有2個powerpc 405處理器核?？偩€接口協(xié)議實現(xiàn)是基于xilinx virtex-ii pro開發(fā)系統(tǒng)平臺，virtex-ii pro開發(fā)平臺是整個系統(tǒng)的核心。這樣可以快速搭建1553b總線實現(xiàn)平臺。系統(tǒng)的硬件平臺主要由vinex-ii pro開發(fā)板、總線轉換器、總線終端設備和主控計算機構成，系統(tǒng)結構如圖1所示。 在系統(tǒng)開發(fā)中，為了提高開發(fā)效率，同時系統(tǒng)主要驗證的就是1553b總線協(xié)議模塊，因此可充分利用xilinx公司的virtex-ii pr
0 個bit，且由3 部分組成：同步頭(3bit),消息塊(16bit)和奇偶位(1bit)。信息量最大長度為32 個字?？偩€系統(tǒng)由一個總線控制器(bc)與不多于31 個的遠程終端(rt)組成，有時系統(tǒng)中還可以加入總線.(mt)，由于終端類型的不同，可辨別出命令字和狀態(tài)字，命令字由bc 發(fā)出，而狀態(tài)字則由rt 發(fā)出?？偩€上傳輸?shù)男畔⒏袷街饕衎c 到rt，rt到bc，rt 到rt，廣播方式和系統(tǒng)控制方式。 3 系統(tǒng)結構及功能 系統(tǒng)采用 xilinx 公司的virtex-ii pro xc2vp30 fpga 為核心，其內部帶有2 個powerpc405 處理器核?？偩€接口協(xié)議實現(xiàn)是基于xilinx virtex-ii pro 開發(fā)系統(tǒng)平臺的，virtex-ii pro開發(fā)平臺是整個系統(tǒng)的核心，可以快速的搭建1553b 總線實現(xiàn)平臺。系統(tǒng)的硬件平臺主要由virtex-ii pro 開發(fā)板、總線轉換器、總線終端設備和pc 機構成，系統(tǒng)結構如圖1 所示。 在系統(tǒng)的開發(fā)中，為了提高開發(fā)效率，同時系統(tǒng)主要驗證的就是1553b 總線協(xié)議模塊，因此可以充分利用xilinx 公司的virt
工作模式的編程文件。 傳統(tǒng)的基于模塊化的動態(tài)可重配置系統(tǒng)只有1個動態(tài)模塊。在構建系統(tǒng)時，首先進行動態(tài)模塊和靜態(tài)模塊的劃分，將需要重配置的子模塊劃人動態(tài)模塊，其余子模塊劃入靜態(tài)模塊，重配置是對動態(tài)模塊進行的。這種動態(tài)可重配置系統(tǒng)的主要缺點是重配置的靈活性不夠，不能對各子模塊進行單獨地重配置。在動態(tài)模塊中的1個子模塊需要更新時，需要對整個動態(tài)模塊進行重配置。 mil-std-188-110b是針對長距離通信系統(tǒng)的音頻數(shù)據(jù)調制解調器的美國軍方短波通信系統(tǒng)標準。本文基于xilinx fpga芯片xc2vp30構建了動態(tài)可重配置軟件無線電系統(tǒng)平臺，并在該平臺上設計了動態(tài)可重配置mil-std-188-110b短波收發(fā)機系統(tǒng)。 1 動態(tài)部分重配置 1.1 動態(tài)部分重配置技術 使用動態(tài)部分重配置技術構建動態(tài)可重配置系統(tǒng)是近年來出現(xiàn)的一種新的方法，是當前fpga的主要發(fā)展方向和研究熱點之一。基于fpga的動態(tài)可重配置系統(tǒng)，指的是支持不同工作模式的邏輯，是通過對具有專門緩存邏輯資源的fpga．進行局部的芯片邏輯的重配置而快速實現(xiàn)，而且在對局部的芯片邏輯進行重配置的同時，芯片的其他部分保持其實現(xiàn)功能
大量ip核。在代碼轉換時可以充分利用這些資源，對代碼進行優(yōu)化來提高設計性能。如在fpga中使用srl實現(xiàn)移位寄存器，用三態(tài)buffer來替換三態(tài)總線和三態(tài)mux，改進算術單元和有限狀態(tài)機的編碼。 代碼轉換的實現(xiàn) 結合同濟大學微電子中心的“32位高性能嵌入式cpu開發(fā)”項目，為了在流片之前確保功能的可靠性，對32位全定制高性能嵌入式cpu bc320進行了原型驗證。 設計采用memec design公司的ff1152開發(fā)板。該板使用了xilinx的virtex-ⅱ pro系列芯片中的xc2vp30。該fpga擁有30 816個邏輯單元，相當于有30多萬的asci門。另有2mb的片上block ram，644個i/o口。采用了xilinx的全自動、完整的集成設計環(huán)境ise 7.1i，進行fpga綜合使用的工具是synplify pro。 用bc320的asic rtl代碼作為fpga的輸入，具體的代碼轉換如下。 存儲單元 設計中用到了很多sram，例如icache中的sram。在fpga實現(xiàn)時根據(jù)所需ram的寬度、深度和功能來決定采用哪種單元來進行替換。xilinx提供了片外ra
控制器等大量ip核。在代碼轉換時可以充分利用這些資源，對代碼進行優(yōu)化來提高設計性能。如在fpga中使用srl實現(xiàn)移位寄存器，用三態(tài)buffer來替換三態(tài)總線和三態(tài)mux，改進算術單元和有限狀態(tài)機的編碼。 代碼轉換的實現(xiàn) 結合同濟大學微電子中心的“32位高性能嵌入式cpu開發(fā)”項目，為了在流片之前確保功能的可靠性，對32位全定制高性能嵌入式cpu bc320進行了原型驗證。 設計采用memec design公司的ff1152開發(fā)板。該板使用了xilinx的virtex-ⅱ pro系列芯片中的xc2vp30。該fpga擁有30 816個邏輯單元，相當于有30多萬的asci門。另有2mb的片上block ram，644個i/o口。采用了xilinx的全自動、完整的集成設計環(huán)境ise 7.1i，進行fpga綜合使用的工具是synplify pro。 用bc320的asic rtl代碼作為fpga的輸入，具體的代碼轉換如下。 存儲單元設計中用到了很多sram，例如icache中的sram。在fpga實現(xiàn)時根據(jù)所需ram的寬度、深度和功能來決定采用哪種單元來進行替換。xilinx提供了片外ram、
聯(lián)系人：
聯(lián)系方式：
