摘 要：本文介紹了高性能DDS芯片AD9858的主要特點和配置方法，論述了方案的原理和可行性，以圖形的方式說明了硬件結(jié)構(gòu)的設(shè)計方法，詳細(xì)描述了輸出線性調(diào)頻信號的控制流程。

　　關(guān)鍵詞：寬帶調(diào)頻源；直接數(shù)字頻率合成；AD9858

　　引言
　　隨著雷達(dá)技術(shù)的迅速發(fā)展，人們對雷達(dá)信號的要求也越來越高。高、高掃描率、高抗干擾性、低截獲率成為人們追求的目標(biāo)。滿足這種需求除了靠產(chǎn)生復(fù)雜的雷達(dá)波形外，還需要在雷達(dá)系統(tǒng)中應(yīng)用高性能的器件。

　　直接數(shù)字頻率合成方法具有傳統(tǒng)方法所不具備的許多突出的優(yōu)點。高頻率分辨率、高頻率切換速度、頻率切換時相位保持連續(xù)、超寬的頻率范圍、能實現(xiàn)各種調(diào)制波和任意波形的產(chǎn)生以及易于實現(xiàn)全數(shù)字化的設(shè)計。AD9858是一款高性能DDS芯片，可方便快速地產(chǎn)生線性調(diào)頻、單頻脈沖及編碼調(diào)制信號，其工作頻率高達(dá)1GHz，雜散性能指標(biāo)更高于以前的產(chǎn)品。

　　AD9858簡介
　　AD9858的主要特點

　　AD9858是具有1GSPS速率的直接數(shù)字頻率合成器、10位DAC、快速頻率跳躍和精細(xì)調(diào)諧分辨率功能的單片解決方案。AD9858比先前的解決方案速度快三倍，功耗卻未增加，因而適合用在無線設(shè)備、軍事以及航空雷達(dá)的設(shè)計當(dāng)中。和其它的高速DDS產(chǎn)品不同，AD9858內(nèi)部集成了DAC、相位／頻率檢測器和電荷泵，能滿足設(shè)計者的低相位噪音、低虛假能量、快速頻率轉(zhuǎn)換和寬帶寬線性掃描的要求。

　　在驅(qū)動1GHz內(nèi)部時鐘時，新的DDS能直接產(chǎn)生高達(dá)400MHz的頻率。參考時鐘從片上時鐘二分頻所得到的高達(dá)2GHz的外部時鐘源獲得。片上混頻器和PFD/CP使1~2GHz或更高頻率范圍內(nèi)的各種通用頻率合成配置成為可能。通過把數(shù)據(jù)寫入片上的數(shù)字寄存器，很容易對AD9858進(jìn)行配置，而這些寄存器控制著器件的所有運(yùn)作。為了降低功耗，AD9858還有可編程的全睡眠模式。

　　AD9858的配置

　　AD9858有兩種工作模式：單一點頻模式和掃頻模式。單一點頻模式的配置比較簡單，只需將控制寄存器(CFR)(注：與掃頻模式的配置類似，不同點在于將掃頻使能位置0)、頻率調(diào)節(jié)字(FTW)配置完畢，即可打開該功能。頻率掃描模式相比點頻模式來說，稍顯麻煩。下面介紹掃頻工作模式的配置方法。這種模式需要配置的寄存器有控制寄存器(CFR)、頻率調(diào)節(jié)字(FTW)、步進(jìn)頻率調(diào)節(jié)字(DFTW)、步進(jìn)頻率斜率控制字(DFRRW)和相位偏移字(POW)，其中，控制寄存器共有4個字節(jié)，地址分別為0x00、0x01、0x02和0x03。在該設(shè)計中，未用到PLL功能，故與PLL有關(guān)的控制字均置為無效。0x01的Bit7為掃頻使能位，將其置1打開掃頻功能。

　　對于線性調(diào)頻工作狀態(tài)的實現(xiàn)，還有幾點需要說明。線性調(diào)頻信號是有時寬限制的，AD9858具有輸出線性調(diào)頻信號功能，但不具有定時功能，所以需要外部定時器來實現(xiàn)對時寬的控制。AD9858的線性調(diào)頻工作的原理是：指定頻率起始點和步進(jìn)頻率，頻率以系統(tǒng)時鐘的1/8或其整數(shù)倍進(jìn)行累加，但是在沒有指定上限的情況下，會一直掃到1/2參考時鐘頻率處，即奈奎斯特頻率，故需要做好對上限頻率的控制。采用定時器可以實現(xiàn)對上限頻率的控制。

　　系統(tǒng)方案設(shè)計
　　系統(tǒng)方案原理

　　本設(shè)計采用了DDS直接輸出的方案，方案原理所示，其中AD9858直接從外部引入960MHz信號作為DDS的工作時鐘?？刂齐娐酚糜诔跏蓟渲肁D9858，時鐘信號為120MHz，來自于AD9858的同步時鐘輸出端，實現(xiàn)對脈寬的控制并對AD9858的相應(yīng)寄存器進(jìn)行操作。這樣，DDS在脈沖展寬信號的激勵下產(chǎn)生線性調(diào)頻信號。該信號首先經(jīng)過放大器進(jìn)行功率放大，將功率放大到要求的范圍。然后通過濾波器，濾除輸出帶寬外的雜散和諧波分量，直接輸出給使用設(shè)備。這種方案的優(yōu)點在于：結(jié)構(gòu)簡單、體積小、易于調(diào)試、輸出線性調(diào)頻信號相位連續(xù)、諧波抑制好。但由于DDS 中相位截斷誤差、幅度截斷誤差和數(shù)模轉(zhuǎn)換非線性的存在，使得DDS在輸出寬帶信號時，輸出信號的雜散抑制指標(biāo)較差，所以該方案的難點在于如何提高輸出寬帶線性調(diào)頻信號的雜散抑制指標(biāo)。

　　系統(tǒng)方案可行性論證
　　根據(jù)AD9858的技術(shù)資料可知：DDS輸出信號在65MHz時，寬帶(奈奎斯特帶寬)的雜散指標(biāo)為-55dBC，窄帶(奈奎斯特帶寬的0.4%左右)的雜散為-84dBC。寬帶的雜散由于落在PLL的環(huán)路帶寬之外，保持了原來的水平或有所衰減，因此在主譜線的遠(yuǎn)端雜散水平低于-55dBC。故48~72MHz所對應(yīng)的雜散指標(biāo)差等于-55dBC，優(yōu)于設(shè)計要求的-50dBC。

　　由上面的分析可知，給出的方案在理論上是可行的。

　　硬件結(jié)構(gòu)
　　本設(shè)計利用AD9858片上集成的鎖相環(huán)將60MHz的時鐘信號倍頻到960MHz，作為DDS工作的參考時鐘，配置芯片采用Xilinx公司生產(chǎn)的CPLD，即XC95144XL。

　　XC95144XL按照AD9858數(shù)據(jù)手冊上講述的時序?qū)D中所示的端口進(jìn)行操作完成對AD9858的配置。960MHz時鐘直接從端口REFCLK輸入，作為DDS的參考時鐘。線性調(diào)頻信號從端口IOUT輸出，經(jīng)過帶通濾波器和放大器后，作為終所需要的輸出。

　　軟件設(shè)計

　　該設(shè)計的控制程序采用VHDL語言編寫，控制流程所示。設(shè)計輸出的線性調(diào)頻信號的起始頻率為48MHz，終止頻率為72MHz，時寬為20ms。在上電復(fù)位信號后，依次向CFR、FTW、DFTW、DFRRW寫控制字，然后等待脈沖展寬信號的到來。脈沖展寬信號為外部激勵信號，該信號上升沿有效，當(dāng)檢測到一個上升沿之后，發(fā)出一個update信號(update信號的作用是將寫入寄存器的數(shù)據(jù)導(dǎo)入DDS內(nèi)核，并且使DDS按照新的配置數(shù)據(jù)開始工作)，同時計數(shù)器開始計數(shù)，輸出寬度為20ms的線性調(diào)頻信號，同時對地址為0x02的寄存器操作，將Bit3置為高電平，相位累加器清零位有效。當(dāng)計數(shù)器計時時間到后，發(fā)出一個update信號，由于相位累加器清零位有效，此時相位累加器被清零，同時停止輸出線性調(diào)頻信號。然后，繼續(xù)對地址為0x02的寄存器操作，將Bit3置為低電平，相位累加器清零位無效，此時如果接收到update信號，則線性調(diào)頻信號重新輸出。此時，系統(tǒng)進(jìn)入等待狀態(tài)，等待脈沖展寬信號的到來。依次往復(fù)，從而實現(xiàn)脈沖線性調(diào)頻信號的輸出。

　　結(jié)語
　　該設(shè)計采用DDS方式直接產(chǎn)生寬帶線性調(diào)頻信號，屬于全數(shù)字設(shè)計，易于調(diào)試。該方案一方面采用了當(dāng)今技術(shù)為的DDS芯片AD9858，另一方面基于嚴(yán)格的高速電路設(shè)計的理論進(jìn)行了整體規(guī)劃和布局布線，從而保證了實現(xiàn)較高的指標(biāo)要求。經(jīng)過測試，該方案在各方面均獲得了較高的指標(biāo)，證實了該方案的可行性和前瞻性，同時也證實了AD9858在相位噪聲、雜散抑制度、諧波抑制度方面確有很好的表現(xiàn)。