采用共享環(huán)形散列表進(jìn)行異構(gòu)處理核間數(shù)據(jù)通信的好處主要有幾個方面：
　　1）采用散列表表項表示數(shù)據(jù)緩存可以減小共享內(nèi)存區(qū)域的大小，提高系統(tǒng)內(nèi)存使用率，同時允許變長數(shù)據(jù)傳輸。
　　2）采用中斷方式通知目的處理器散列表的變化，減少了處理器盲目等待時間，提高了處理器的利用率
　　3）允許同時傳輸多個緩存數(shù)據(jù)，提高了系統(tǒng)通信的吞吐率
　　1.2 RPMsg消息框架
　　RPMsg（Remote processor Messaging）是一個基于virtio技術(shù)的用于處理器核間數(shù)據(jù)通信的消息框架，提供協(xié)處理核上電復(fù)位管理、消息通信等功能。
　　1.2.1協(xié)處理核復(fù)位管理
　　主要負(fù)責(zé)加載程序執(zhí)行體到協(xié)處理核的運行內(nèi)存中、設(shè)置負(fù)責(zé)虛擬地址映射到物理地址MMU單元，當(dāng)協(xié)處理核遇段錯誤或內(nèi)部代碼異常時，需要輸出直觀的出錯信息并且提供了恢復(fù)機(jī)制使得協(xié)處理核可以重新使用。
　　1.2.2消息通信
　　RPMsg消息框架是基于virtio緩存隊列實現(xiàn)的主處理核和協(xié)處理核間進(jìn)行消息通信框架，RPMsg向系統(tǒng)注冊了一條消息總線，并為每個M3協(xié)處理核創(chuàng)建相應(yīng)的總線設(shè)備，而多個客戶端驅(qū)動程序也注冊在該消息總線上并分配一個本地地址端口src和遠(yuǎn)程地址端口dst，當(dāng)客戶端驅(qū)動需要發(fā)送消息時，會把消息封裝成virtio緩存并添加到緩存隊列中以完成消息的發(fā)送，當(dāng)消息總線接收到協(xié)處理器送到的消息時會根據(jù)消息地址端口dst合理的派送給客戶驅(qū)動程序進(jìn)行處理。其示意圖如圖2所示：

　　1.3 IVA-HD加速引擎
　　H.264/MPEG-4 Part 10是由ITU-T視頻編碼組和ISO/IEC運動圖像組（MPEG）聯(lián)合提出的高度壓縮數(shù)字視頻編解碼器標(biāo)準(zhǔn)，被廣泛應(yīng)用于網(wǎng)絡(luò)流媒體資源、HDTV等方面。與之前MPEG4、H263等標(biāo)準(zhǔn)相比，H.264具有低碼率、高畫質(zhì)、高壓縮率和高可靠性等特點，適用于干擾嚴(yán)重、丟包率高的信道中傳輸。
　　H264解碼流程如圖3所示，解碼器從網(wǎng)絡(luò)抽象層NAL中接收輸入的數(shù)據(jù)幀，進(jìn)過熵解碼、重新排列后得到量化系數(shù)矩陣X，量化系數(shù)矩陣在經(jīng)過反量化和空間變換后得到計算殘差Dn，同時通過運動補(bǔ)償和幀間預(yù)測或幀內(nèi)預(yù)測得到預(yù)測快Pn，將Pn和Dn相加結(jié)果uFn經(jīng)過環(huán)路濾波得到輸出緩存圖像Fn.

　　IVA-HD引擎是針對嵌入式平臺進(jìn)行多媒體編解碼加速而設(shè)計的第三代硬件加速引擎，其支持H264、MPEG4、MPEG2、H263等常見的視頻編解碼標(biāo)準(zhǔn)。為了釋放CPU，讓其更有效的進(jìn)行數(shù)據(jù)準(zhǔn)備和邏輯功能控制，IVA-HD集成了7個硬件加速引擎，他們和H264解碼各個功能模塊所對應(yīng)關(guān)系在圖3中用虛線框表示，其中加速引擎名稱core1-5所對應(yīng)的模塊功能分別是：熵解碼、反量化和反變換、環(huán)路濾波、幀內(nèi)預(yù)測、運動補(bǔ)償。
　　2系統(tǒng)設(shè)計
　　全高清H264解碼任務(wù)由主處理器Cortex-A9和協(xié)助處理器Cortex-M3共同完成，Cortex-A9主要負(fù)責(zé)從多媒體文件中或網(wǎng)絡(luò)數(shù)據(jù)流中進(jìn)行數(shù)據(jù)的讀取、多媒體數(shù)據(jù)包過濾分離視頻流和音頻流、構(gòu)建RPMsg控制消息進(jìn)過virtio緩存封裝發(fā)送給協(xié)處理核Cortex-M3以設(shè)置IVA-HD加速引擎的控制參數(shù)、向協(xié)處理器發(fā)送多媒體數(shù)據(jù)包進(jìn)行H264解碼、在協(xié)處理器完成解碼任務(wù)后接收圖像并通過DRM API及KMS模塊繪制到屏幕上。
　　平臺上有兩個Cortex-M3處理核，分為Sys M3和App M3，都運行TI BIOS實時操作系統(tǒng)，其中Sys M3主要負(fù)責(zé)創(chuàng)建與Cortex-A9通信的virtio緩存隊列，對程序執(zhí)行流程和CPU負(fù)載情況進(jìn)行記錄，接收A9發(fā)過來的緩存數(shù)據(jù)并進(jìn)行參數(shù)解析，同時根據(jù)緩存中dst參數(shù)分派緩存到App M3的相應(yīng)消息鏈表中。而App M3協(xié)處理器則完成實際的解碼工作，App M3將通過運用于嵌入式平臺的Codec Engine來完成對IVA-HD加速引擎的操作。App M3將提取消息鏈表中消息請求相應(yīng)設(shè)置IVA-HD加速引擎的狀態(tài)和初始化參數(shù)，在進(jìn)行實際解碼時會通過Codec Engine來調(diào)用IVA-HD加速引擎來完成解碼任務(wù)并將解碼結(jié)果通過緩存隊列發(fā)送回Cortex-A9處理器。整個系統(tǒng)解碼的框架圖如圖4所示：

　　3系統(tǒng)實現(xiàn)
　　3.1 Cortex-A9軟件實現(xiàn)
　　Cortex-A9運行Linux操作系統(tǒng)，包括內(nèi)核模塊omapdce.ko和virtio緩存、RPMsg總線驅(qū)動程序設(shè)計和ffmpeg多媒體庫及DRM顯示接口調(diào)用。
　　3.1.1 virtio緩存隊列實現(xiàn)
　　Virtio緩存隊列以共享散列表的方式和協(xié)處理器進(jìn)行數(shù)據(jù)通信，通過中斷方式通知對方散列表的添加，包括以下幾個方面：
　　1）Irq_require（）注冊中斷函數(shù)，Register_bus_type（“virtio”）向系統(tǒng)注冊virtio總線
　　2）Regsiter_virtio_driver（
　　3）系統(tǒng)在發(fā)現(xiàn)協(xié)處理器后將通過register_virtio_device（
　　4）virtio_bus->match（
　　3.1.2 RPMsg消息框架實現(xiàn)
　　RPMsg總線將掛載許多rpmsg_driver和rpmsg_device，和rpmsg_driver都有本地端口src和目的端口dst屬性，每次發(fā)送消息時會調(diào)用rpmsg_send（（void*）data，src，dst）將消息添加到virtio的緩存隊列中，而當(dāng)消息msg達(dá)到RPMsg總線時，總線把msg分配給dst屬性和msg->dst相同的rpmsg_driver，并調(diào)用rpmsg_driver->callback（）進(jìn)行消息處理。
　　3.1.3 omapdce.ko驅(qū)動模塊的實現(xiàn)
　　Omapdce.ko模塊將作為一個RPMsg driver，其實現(xiàn)了應(yīng)用程序引擎相關(guān)API的內(nèi)核實現(xiàn)，主要包括ioctl_engine_open（）、ioctl_viddec_create（），ioctl_viddec_control（）、ioctl_viddec_process（），他們提供了應(yīng)用API engine_open、viddec_create（）、viddec_control（）、viddec_process（）的驅(qū)動實現(xiàn)，這些驅(qū)動函數(shù)將調(diào)用RPMsg總線rpmsg_send（）、rpmsg_recv（）與協(xié)處理器進(jìn)行消息通信以完成工作任務(wù)。
　　3.1.4解碼應(yīng)用viddectest實現(xiàn)
　　H264解碼應(yīng)用程序viddectest的工作主要分為以下幾個方面
　　1）Linux顯示接口DRM初始化，通過Drmopen（）函數(shù)打開/dev/dri/card0設(shè)備文件，獲取設(shè)備資源drmModeGetResources（），創(chuàng)建幀緩存drmModeAddFB2（）及設(shè)置輸出分辨率及模式drmModeSetCrtc（）
　　2）FFmpeg媒體庫的調(diào)用，通過AVOpenStreamFile（）打開多媒體文件，AVFindStream（）分離出音頻流和視流，然后依次通過AVGetPacket（）讀取視頻流數(shù)據(jù)包送去解碼器進(jìn)行解碼。
　　3）加速引擎初始化和利用消息總線進(jìn)行解碼數(shù)據(jù)通信，通過Engine_open（）打開H264解碼引擎，Viddec3_create（）創(chuàng)建一個解碼實例對象，Viddec3_control（）設(shè)置解碼所需的參數(shù)，Viddec3_process（）將用RPMsg消息總線送出解碼數(shù)據(jù)流并接收解碼后的圖像緩存數(shù)據(jù)，其流程圖如圖5所示：

　　3.2 Cortex-M3軟件實現(xiàn)
　　雙核Cortex-M3運行TI BIOS實時操作系統(tǒng)，負(fù)責(zé)與主處理核的virtio緩存隊列通信及通過codec engine調(diào)用IVA-HD加速引擎實現(xiàn)H264解碼，運行流程圖如圖6所示，主要包括以下內(nèi)容：
　　1） virqueue_create（ virtio發(fā)送及接收緩存隊列。
　　2） Message_get_queue（ M3的消息隊列中。
　　3） App M3將獲取消息鏈表的消息，設(shè)置IVA-HD加速引擎的工作狀態(tài)并初始化，如果為解碼消息則通過Codec Engine調(diào)用IVA-HD加速引擎來完成解碼過程。
　　4）將解碼后的圖像緩存封裝成virtio緩存，調(diào)用Message_send_queue（）通過virtio緩存隊列發(fā)送回主處理核A9調(diào)用DRM進(jìn)行顯示輸出。
　　4測試
　　本文在OMAP4430開發(fā)平臺上設(shè)計實現(xiàn)了基于異構(gòu)多核的全高清H264解碼，為了測試解碼器的性能，將針對不同比特率的720P、1080P的網(wǎng)絡(luò)視頻文件Big_Buck _Bunny_Sunflower進(jìn)行解碼測試，測試結(jié)果如表1所示，同時采用FFmpeg開源庫項目的軟解碼進(jìn)行測試，其對比圖如圖6所示