高速設(shè)計已成為愈來愈多PCB設(shè)計人員關(guān)切的重點。在進行高速PCB設(shè)計時，每位工程師都應(yīng)重視其信號完整性，并且需時?？紤]其信號電路的回流路徑，因為不良的回流路徑容易導(dǎo)致噪聲耦合等信號完整性問題。如果電流必須經(jīng)過很長的路徑才能返回，信號路徑的電感回路會增加。當系統(tǒng)中的電感回路越大，這些信號愈有可能吸收來自系統(tǒng)中任何其他Net的噪聲。

　　一般回流路徑不連續(xù)問題常是由于缺少接地過孔Via、接地層中的間隙、缺少去耦電容，或是使用錯誤Net所引起的。而當你的PCB設(shè)計愈趨復(fù)雜，要快速找出這些問題難度也愈高。

　　本文將通過設(shè)計實例詳解如何使用Allegro?PCBDesigner中IDA（In-DesignAnalysis，設(shè)計同步分析）的ReturnPath分析功能，在PCB設(shè)計過程中進行回流路徑分析，幫助工程師快速找出那些高速信號的回流路徑是否適當，以確保Layout的質(zhì)量并且減少產(chǎn)品量產(chǎn)后因信號不穩(wěn)而需要召回的重大損失，實現(xiàn)設(shè)計  性成功。

　　本文重點

　　回流路徑釋義

　　ReturnPath分析重要性

　　ReturnPath分析實例詳解

　　ReturnPath分析結(jié)果解析

　　1；何謂回流路徑（ReturnPath）

　　電氣產(chǎn)品的運作需要有其信號的回路才能運行，就像下圖（一）中電池的負極也要接那條藍線過去電燈才會亮。早期，我們可以看到電報系統(tǒng)是把“大地”當作信號回路的地平面，可以少布另一條地線以減少昂貴成本?；蛉粼诂F(xiàn)代生活中類似情況就是當車上要加裝燈泡時，我們可以把“車殼”視作信號回路的地，將燈泡負極直接接至車殼就會亮，就可以省掉多布一條線的麻煩，且也不太需要考慮到回流路徑問題。

　　不過若當要接上的是行車系統(tǒng)、CAN（車載網(wǎng)絡(luò)系統(tǒng)）甚或是ADAS（先進駕駛輔助系統(tǒng)）上的各種感應(yīng)或處理器，就不是直接接上、省掉導(dǎo)線這么單純了，因較易涉及高頻/高速傳輸，會必須要注意其回流路徑的完整性。

　　同樣的！對PCB設(shè)計上來說，如果是低頻信號其回流路徑會隨  阻抗而返回，但隨著頻率拉高，電流需要以封閉回路回到源頭，因而會更考慮  電感的回流路徑，并且通常會對應(yīng)在其布線的上下層返回路徑如下左圖（二）示意，以避免如下右圖（二）因內(nèi)層切割而造成回流路徑迂回的問題，所以高速信號的回流路徑考慮就更顯重要了。

　　2;什么需要ReturnPath分析？

　　如上所述，考慮高速信號的回流路徑至關(guān)重要，因稍一不慎就會大大減弱電路功能。

　　一般而言，因為標準PCB的DRC檢查只會檢查鼠線有沒接完和安全間距夠不夠這兩種狀況，所以像ReturnPath這樣的分析就較不易實現(xiàn)，往往需有經(jīng)驗的老手開啟相關(guān)的圖層跟著看高速信號走線的相鄰層來確?；亓髀窂剑芸豅ayout質(zhì)量。亦或?qū)ayout訂立一些走線旁該怎么加STItchingVia的規(guī)范，STItchingVia的示意如下圖（三），至于差動信號打Via后旁邊要拱幾個STItchingVia，那又是另外的故事了！

　　甚或是  不得已需添加縫補電容以填補那些跨不過壕溝（Moat），而導(dǎo)致成本增加以完善回流路徑，如下圖（四）TI規(guī)范中的例子。

　　所以如果我們有個直觀的輔助分析工具會依照信號的幾何結(jié)構(gòu)分析回流路徑，并在不需Models的狀況下，計算出其電感的比值RPQF（ReturnPathQualityFactor，回流路徑質(zhì)量系數(shù)）如下圖五所示。

　　當RPQF值越趨近于1，則表示信號布線與與回流路徑是越貼近的，越高則代表回流路徑越曲折繞越遠的路徑。

　　而且在執(zhí)行分析完畢后可直接列出相關(guān)信號的RPQF值如下圖六所示，讓我們能快速識別各個信號的嚴重性，修正不理想的部分。

　　注：IDA（In-DesignAnalysis，設(shè)計同步分析）中另外的Impedance阻抗分析和Coupling耦合干擾分析，也是一樣可以在不需Models的情況下，照著檢查流程執(zhí)行就可以很快實現(xiàn)各項Layout質(zhì)量管控的快篩分析。

　　3;何執(zhí)行ReturnPath分析

　　現(xiàn)在Allegro中導(dǎo)入了Sigrity  的模擬分析技術(shù)，將IDA（In-DesignAnalysis，設(shè)計同步分析）帶入PCB設(shè)計流程之中，幫助PCB工程師在設(shè)計中同步進行分析，預(yù)先找出常見的回流路徑不連續(xù)問題，實時解決，快速確保信號回流路徑的質(zhì)量，使設(shè)計效率提升，不良機率減少。同樣重要的是ReturnPath檢查也是不需要Models并且只需簡單的流程，就可輕易實現(xiàn)！