RF IC 設(shè)計與模擬 IC 設(shè)計的利基領(lǐng)域非常相似，通常是一種需要一種或多種 EDA 工具輔助的定制流程。RF IC 設(shè)計的部分性在于，寄生效應(yīng)和封裝特性對 RF 電路的性能具有一階影響。因此，RF IC 設(shè)計通常是一個迭代過程，涉及在整個 IC 設(shè)計過程中廣泛使用 EM 仿真、寄生建模和封裝建模。 

LMH3401 是一款針對 RF 應(yīng)用進行優(yōu)化的全差分放大器。圖片由德州儀器 (TI)提供

系統(tǒng)預(yù)算參數(shù)

RF IC 設(shè)計還根據(jù)關(guān)鍵參數(shù)的“系統(tǒng)預(yù)算”給出了性能要求和約束，例如噪聲系數(shù)、功率、相位噪聲、諧波、線性度等。該預(yù)算由系統(tǒng)級設(shè)計團隊確定，它將預(yù)算限制和性能要求傳遞給負責系統(tǒng)圖中每個模塊的射頻設(shè)計人員。這些模塊進一步細分為拓撲和電路，并使用可處理 IC 的 EM 仿真工具進行設(shè)計、仿真、優(yōu)化和布局仿真的迭代過程。 

IC 設(shè)計限制

由于一些片上無源器件（例如電感器和電容器）受到代工廠的嚴重限制，射頻 IC 設(shè)計人員通常對這些組件的尺寸和值的控制有限。這導(dǎo)致設(shè)計中存在更大的不確定性，并且可能需要與代工廠反復(fù)設(shè)計和測試新組件，以生產(chǎn)出能滿足射頻電路需求的組件。

在某些情況下，射頻設(shè)計人員可能需要對鍵合線和其他與代工廠無關(guān)的封裝動態(tài)進行額外建模，以準確預(yù)測終組裝中的寄生效應(yīng)和終器件性能。許多 RFIC 以裸芯片形式交付，并直接引線鍵合到組件或托盤中，而不是典型的 IC 封裝和 PCB 放置。

電磁仿真

一旦 RF IC 進入物理布局階段，通常會進行多次 EM 仿真、電路仿真和寄生參數(shù)提取迭代，其中至少涉及 IC 封裝，但也可能會考慮器件的 PCB 和外部電路。其原因是，射頻電路與高度敏感的模擬電路非常相似，可能會因附近的外部電路、電場/磁場、溫度、電磁信號和其他環(huán)境因素而經(jīng)歷巨大的性能變化。

即使在流片之后，在提交終設(shè)計和開始 RFIC 生產(chǎn)之前，通常也需要進行測試、模型增強和其他優(yōu)化。

作為 RF 設(shè)計 EDA 工具功能的 EM 建模多布局調(diào)節(jié)。圖片由Cadence提供