高速傳輸系統(tǒng)
    近年來，隨著數(shù)字傳輸系統(tǒng)需要更大的容量，出現(xiàn)了用高速串行線路取代并行總線的趨勢。雖然傳輸距離可能不到一米，但這種鏈路的設計與跨越幾米甚至幾十公里的通信系統(tǒng)有很多相似之處。
    數(shù)據(jù)傳輸系統(tǒng)由三個基本設備組成：發(fā)送器、通道和接收器。如果系統(tǒng)將具有串行鏈路，無論是通信系統(tǒng)還是串行總線，通常都會單獨指定這三個元素，以便整個系統(tǒng)在組合在一起時達到某種總體性能水平。在數(shù)字通信系統(tǒng)中，關鍵指標是誤碼率 (BER)。發(fā)射機通常被指定為具有一定的波形性能，該性能通過眼圖開度、邊沿速度以及功率或電壓電平等參數(shù)進行量化。
    接收器的指定有點不同。在許多系統(tǒng)中，接收器性能的定義是保證只要輸入信號滿足性能水平，它就始終能夠實現(xiàn)所需的系統(tǒng) BER。正如所預料的，這個可接受的性能水平通常用類似于發(fā)射機規(guī)范的術語來描述。通過檢查高速數(shù)字接收器的工作原理，您可以更好地理解這一點。
    高速接收器 接收器
    基本的形式是一個判決電路。它的主要功能是確定輸入位是邏輯 1 還是邏輯 0。如果輸入邏輯電平之間的電壓或功率間隔盡可能大，則決策過程會變得更加容易，并且出錯的可能性也會減少。該間隔寬度部分影響了發(fā)射器的規(guī)格，但也影響了接收器的規(guī)格。鑒于發(fā)射機對其可以合理達到的信號電平有限制，并且信號在通過信道時會被降級，因此在傳輸信號必須有多大和它可以達到多小且仍然準確之間需要進行權衡可由接收者解釋。

    圖 1 顯示了基本的串行通信系統(tǒng)以及信號在到達接收器時如何退化。

    圖1：串行通信系統(tǒng)
    確保決策過程在時間發(fā)生對于接收器電路決策過程至關重要。當邏輯 1 之前或之后是邏輯 0 或邏輯 0 之前或之后是邏輯 1 時，時序為關鍵。在這些情況下，通常在位周期的中心進行決策。例如，如果輸入的比特流是 0、1、0，則決策不要在信號在幅度電平之間切換的位置（例如 0 到 1 轉換或信號“邊緣”）附近進行，這一點至關重要。如果決策發(fā)生在邊緣附近，則出現(xiàn)誤碼的可能性會急劇增加。
    必須向決策電路提供某種形式的時鐘信號來對決策過程進行計時。如果傳入數(shù)據(jù)流的速率為 1Gbps，則需要 1GHz 時鐘。但并不是任何 1GHz 信號就足夠了。該信號必須與傳入數(shù)據(jù)流高度同步。數(shù)據(jù)速率和接收器時鐘之間的微小頻率偏移都會導致決策點偏離其理想時間位置并降低 BER。您可以通過直接從傳入數(shù)據(jù)流本身導出接收器時鐘信號來解決此問題。

    時鐘提取電路通?；阪i相環(huán)（PLL）架構。壓控振蕩器 (VCO) 初以接近預期數(shù)據(jù)速率的頻率運行。部分 VCO 信號被發(fā)送至相位檢測器，相位檢測器會將 VCO 信號的相位與部分輸入數(shù)據(jù)流進行比較。如果 VCO 與數(shù)據(jù)信號的速率不同，鑒相器將產(chǎn)生與頻率差成正比的誤差信號。該誤差信號用作 VCO 處的控制信號，以調整其頻率并強制 VCO 匹配或鎖定輸入數(shù)據(jù)信號。接收器電路現(xiàn)在具有關鍵能力，可以地按照數(shù)據(jù)速率和位周期的中心對其決策電路進行定時，以實現(xiàn)的 BER 性能。

    圖 2 顯示了如何從數(shù)據(jù)流中導出時鐘信號。
    圖 2：基于 PLL 的時鐘提取電路
    輸入數(shù)據(jù)流可能會在其理想速率之上和之下有一些小波動。這些波動通常稱為抖動。接收器 PLL 必須能夠響應數(shù)據(jù)速率的變化，以便決策電路在位的中心連續(xù)運行。PLL 容忍抖動的能力由 VCO/相位檢測器反饋環(huán)路的帶寬和增益決定。然后，PLL 必須具有足夠的帶寬或環(huán)路響應速度，以跟上預期的抖動率。因此，PLL 設計的第三個重要方面是控制環(huán)路。
    您可以將 VCO 視為一個飛輪，通過傳入的位轉換以所需的速率保持旋轉。換句話說，每當從 1 到 0 或從 0 到 1 發(fā)生變化時，VCO 都會進行同步。即使數(shù)據(jù)位沒有轉換（例如長時間運行 0 或長時間運行 1），VCO 保持工作頻率也很重要。
    您可以通過在鑒相器的輸出和 VCO 的控制輸入之間放置一個有效的低通濾波器來保持 VCO 的頻率。該濾波器為 VCO 控制信號以及隨后的 VCO 頻率提供穩(wěn)定性?？雌饋矸€(wěn)定性越高越好。但還要考慮濾波器控制輸入數(shù)據(jù)的抖動速度，并且仍然允許 VCO 跟蹤和跟隨。當數(shù)據(jù)信號存在抖動時，鑒相器輸出的誤差信號將是抖動的模擬表示。相位檢測器實際上是一個抖動解調器。由于誤差信號控制 VCO，因此數(shù)據(jù)的抖動會傳輸?shù)?VCO。同樣，這種傳輸就是您想要的結果：它允許決策電路與數(shù)據(jù)保持同步。
    如果抖動率變得足夠快（相對于控制環(huán)路的帶寬），來自 PLL 相位檢測器的快速變化的誤差信號將被環(huán)路濾波器抑制。高頻抖動不會到達 VCO。因此，PLL 以及隨后使用該 PLL 的接收器只能容忍抖動頻率在環(huán)路濾波器帶寬內的數(shù)據(jù)。
    時鐘恢復電路的環(huán)路帶寬存在一個范圍。它必須足夠寬以跟蹤預期的抖動，但又必須足夠低以不響應低轉換密度數(shù)據(jù)序列。這就需要再次查看發(fā)射機的規(guī)格。

    如果高頻抖動過多，接收器將無法快速響應并將采樣時間調整到比特周期的中心。解決該問題的一個簡單方法是指定發(fā)送器抖動不能超過足以導致接收器出錯的幅度。雖然這在技術上是可行的，但它可能會導致發(fā)射器昂貴。更常見的方法是指定高頻下的發(fā)射機抖動不能超過一定的幅度。這種方法認識到接收器 PLL 應能夠輕松承受低頻抖動。通過不因發(fā)射機的低頻抖動而懲罰發(fā)射機，發(fā)射機的成本應該會顯著降低。

    圖 3：使用提取時鐘進行觸發(fā)可消除常見抖動
    您可以通過多種方式測量發(fā)射機抖動，常見的方法是使用示波器。眼圖（如圖 3 所示）是數(shù)據(jù)流的所有位的疊加，在公共一位周期時間軸上彼此重疊。如果信號無抖動，則所有 1 到 0 的轉換將同時發(fā)生，所有 0 到 1 的轉換也將同時發(fā)生。眼圖交叉點的寬度非常窄。如果存在信號抖動，由于數(shù)據(jù)速率變化，轉換將在不同時間發(fā)生。在眼圖中，該信號抖動顯示為粗交叉點。請注意，在此示例中，無法知道抖動有多快；你只能知道抖動有多大。
    觸發(fā)示波器
    濾除低頻抖動并僅觀察高頻抖動的一種方法是使用先進的示波器觸發(fā)技術。示波器的 X 軸是“相對于觸發(fā)事件”的時間；Y 軸是信號幅度。就像通信接收器中用于確定何時啟動決策電路的時鐘一樣，觸發(fā)信號通常是與所測量的數(shù)據(jù)同步的時鐘。觸發(fā)事件通常定義為當觸發(fā)信號超過定義的幅度閾值時開始。
    如果示波器由以與數(shù)據(jù)信號相同的標稱速率運行的頻譜純、無抖動時鐘觸發(fā)，則數(shù)據(jù)上存在的任何抖動都會被觀察為眼圖中的寬交叉點。交叉點寬度直接指示相對于無抖動觸發(fā)信號的抖動幅度。但是，如果觸發(fā)示波器的信號源自正在測量的數(shù)據(jù)流，會觀察到什么？要理解這一點，請回想一下上面關于接收器 PLL 的討論。當從數(shù)據(jù)中提取時鐘時，只要抖動率在 PLL 的環(huán)路帶寬內，時鐘就會包含數(shù)據(jù)中存在的相同抖動。目前，假設所有數(shù)據(jù)抖動都傳輸至 VCO。如果這個VCO輸出用于觸發(fā)示波器，盡管數(shù)據(jù)抖動可能很大，但在數(shù)據(jù)眼圖上不會觀察到抖動。這是為什么？
    由于示波器顯示與觸發(fā)事件相關的信號，因此如果數(shù)據(jù)信號由于抖動而稍微延遲，則提取的時鐘觸發(fā)也會稍微延遲。示波器顯示屏上數(shù)據(jù)信號的位置不會顯示任何延遲，因為其相對于觸發(fā)器的位置（延遲了相同的量）保持不變。類似地，如果數(shù)據(jù)信號由于抖動而超前，則仍然會像在理想位置一樣對其進行測量，因為觸發(fā)信號再次具有與數(shù)據(jù)相同的抖動。當觸發(fā)器上的抖動與被測信號上的抖動相同時，該抖動實際上是顯示波形中的共模抖動。
    如果觀察信號上的抖動很重要，那么使用從數(shù)據(jù)導出的觸發(fā)信號似乎是一個壞主意。但是，請記住，要觀察的重要的抖動是通信系統(tǒng)中的接收器決策電路無法容忍的抖動?；叵胍幌拢@是高頻抖動，或者是接收器環(huán)路帶寬之外的抖動。如果測試系統(tǒng)時鐘恢復電路與通信系統(tǒng)接收器中使用的電路類似，則可以在示波器上單獨觀察到高頻抖動。

    寬帶示波器可以從被觀察的信號中提取時鐘。先進的時鐘恢復方案允許調整環(huán)路帶寬以控制在波形上觀察到的抖動頻譜。例如，如果環(huán)路帶寬設置為 100KHz，則數(shù)據(jù)和觸發(fā)信號都會出現(xiàn)低于 100KHz 的抖動。不會觀察到這種抖動。高于 100KHz 的抖動不會傳遞到恢復的時鐘觸發(fā)器。它只會出現(xiàn)在數(shù)據(jù)信號上并被顯示。這種抖動表明時鐘恢復 PLL 中環(huán)路帶寬濾波器的異常影響。該效果是低通濾波器。但從示波器上觀察到的抖動來看，它具有高通效應。僅觀察到高于濾波器帶寬的抖動。這種方法為我之前討論的發(fā)射機測試問題提供了一個解決方案。通過在示波器中使用性能與接收器PLL類似的時鐘提取電路，在發(fā)送器測試過程中觀察到的抖動是系統(tǒng)接收器無法容忍的抖動。

    圖 4：使用無抖動時鐘觸發(fā)器的眼圖
    當為發(fā)射機設置系統(tǒng)一致性測試規(guī)范時，它們通常包括具有特定環(huán)路帶寬的時鐘提取電路。這有時被稱為黃金 PLL。圖 4 顯示了使用無抖動時鐘觸發(fā)器獲得的眼圖（左圖），而右圖顯示了使用黃金 PLL 觸發(fā)器觀察到的相同信號。請注意，與左側的眼睛相比，右側的眼睛的抖動明顯更少，并且開口更寬。同樣，由黃金 PLL 觸發(fā)的右眼可以更準確地表示接收器決策電路所看到的信號。
    測試系統(tǒng)黃金 PLL 的一個微妙但重要的元素是它需要針對各種數(shù)據(jù)模式具有特定的環(huán)路帶寬。具體來說，為了獲得一致的測試結果，即使使用具有低或高轉變密度的圖案，帶寬也不應該改變。因此，環(huán)路增益（影響環(huán)路帶寬）需要監(jiān)視模式并調整增益以匹配數(shù)據(jù)模式轉換密度。此外，雖然黃金 PLL 解決了一致性測試問題以篩選出過多的高頻抖動，但它可能會給試圖檢查發(fā)射器總抖動的人帶來問題。這個問題也可以通過時鐘提取電路（控制帶寬）中的可調節(jié)環(huán)路增益來解決。降低環(huán)路帶寬使您能夠觀察到更多的抖動頻譜。