本應(yīng)用筆記討論了測試每個設(shè)計（特別是嵌入式系統(tǒng)）質(zhì)量的常見內(nèi)容。它包括常見的錯誤源以及影響或降低信號質(zhì)量的其他因素。還介紹了實現(xiàn)良好數(shù)據(jù)測量所需遵循的技術(shù)和程序。更重要的是，它可以作為用戶使用 RIGOL 高效混合信號示波器系列應(yīng)對嵌入式設(shè)計挑戰(zhàn)的指南。

簡介
本應(yīng)用筆記討論了測試每個設(shè)計（特別是嵌入式系統(tǒng)）質(zhì)量的常見內(nèi)容。它包括常見的錯誤源以及影響或降低信號質(zhì)量的其他因素。還介紹了實現(xiàn)良好數(shù)據(jù)測量所需遵循的技術(shù)和程序。更重要的是，它可以作為用戶使用 RIGOL 高效混合信號示波器系列應(yīng)對嵌入式設(shè)計挑戰(zhàn)的指南。

嵌入式設(shè)計，特別是利用低速串行信號的設(shè)計工作是數(shù)字電子設(shè)計增長快的領(lǐng)域之一。各種消費電子和工業(yè)電子產(chǎn)品中的模塊、FPGA 和處理器之間的通信需求正在以驚人的速度增長。定制的通信協(xié)議和總線使用對于設(shè)計效率和上市時間至關(guān)重要，但有時會帶來難以分析和調(diào)試的風險。在嵌入式應(yīng)用中使用低速串行數(shù)據(jù)時，常見的問題來源和類型包括時序、噪聲、信號質(zhì)量和數(shù)據(jù)。我們將推薦現(xiàn)代示波器中可用的調(diào)試技巧和功能，使調(diào)試這些復雜的系統(tǒng)更快、更容易。

錯誤類型
時序
時序在任何串行數(shù)據(jù)系統(tǒng)中都至關(guān)重要，但找到與組件、傳輸長度、處理時間和其他變量相關(guān)的系統(tǒng)時序限制可能很困難。讓我們從一個簡單的 16 位 DAC 電路開始。首先，確保您了解所使用協(xié)議的數(shù)據(jù)和時序規(guī)范。它是否在時鐘邊沿采樣數(shù)據(jù)？當我們?nèi)匀黄诖己玫臄?shù)據(jù)時，時鐘和數(shù)據(jù)還能相差多遠？換句話說：我們是否定義了時鐘同步誤差預(yù)算？一旦我們了解了這些時序要求，我們就可以通過實驗驗證 Tx 和 Rx 硬件子系統(tǒng)?，F(xiàn)在我們可以分析系統(tǒng)級時序延遲和轉(zhuǎn)換的整體精度，因為我們可以以時間相關(guān)的方式直接測量邏輯和模擬通道。

上圖所示是測量通道 2（藍色）上的一個位的簡單示例，該位正在驅(qū)動在通道 1（黃色）上創(chuàng)建正弦波的 DAC 輸出。利用并行總線解碼（圖 1），我們可以快速查看該單線的轉(zhuǎn)換。但這并沒有為我們提供所需的所有信息，因為 DAC 使用許多數(shù)據(jù)線來設(shè)置其輸出電平。

獲得更完整的數(shù)據(jù)需要不同的方法。讓我們將所有 DAC 線路（圖 2）移至 MSO 的數(shù)字輸入?，F(xiàn)在我們可以看到數(shù)字線路如何與 DAC 輸出真正協(xié)調(diào)。

為了進一步研究，我們可以簡化解碼以顯示十六進制值（圖 3）并放大，以便我們可以查看解碼的數(shù)據(jù)。此外，如果我們想以圖形方式查看總線的變化，我們可以使用邏輯分析器總線菜單中稱為繪圖的功能（圖 4）。

這可以以圖形方式呈現(xiàn)位模式，以便于視覺分析。這非常適合使用 DAC 和 A2D，因為如果您的編碼或解碼方案出現(xiàn)問題，您可以立即獲得反饋。

噪聲
正確串行數(shù)據(jù)測量中常見的問題之一是系統(tǒng)噪聲的處理。這些測量中的噪聲可能來自多種來源，包括接地不良、帶寬問題、串擾、電磁抗擾度 (EMI) 問題。有時問題出在設(shè)備上，但改進的探測和測量技術(shù)也可以在不改變被測設(shè)備的情況下顯著改善結(jié)果。良好的步始終是確保我們使用測量實踐。

我們按照從易到難的順序解決這些問題。首先，我們可以查看探針連接。通常，我們會使用連接在探頭上的鱷魚夾接地帶進行接地。假設(shè)我們做得正確但仍然存在問題，我們可能需要使用接地彈簧。接地彈簧連接得更靠近探頭，并顯著減小了連接的環(huán)路面積。這可以顯著改善噪聲和信號質(zhì)量（圖 5），特別是對于高速信號或?qū)﹄娙莼蝰詈想妷好舾械男盘枴Ｋ?Rigol 探頭均配有標準接地帶和接地彈簧，用于此類測量。

如果接地噪聲仍然是一個問題，請嘗試將設(shè)備與地面隔離。示波器工作時通過插頭連接到交流電源地。如果被測設(shè)備或系統(tǒng)的其余部分可以與地隔離，則可以消除接地環(huán)路。如果接地噪聲仍然是一個問題，您可以考慮使用像 RP1100D（圖 6）這樣的差分探頭，它可以在不參考示波器上接地的情況下進行測量。

差分測量可能是清晰查看某些低速串行數(shù)據(jù)（例如 LVDS 總線（低壓差分信號））的方法。像這樣的總線有意移動參考線以化帶寬并增加通信距離，但它可能需要真正的差分探測或同時使用示波器的多個通道才能正確查看信號。Rigol 有多種不同的探頭類型用于這些測量，包括 RP1000D 系列差分探頭（通常用于高壓浮動應(yīng)用和 RP7150 1.5 GHz 差分探頭（圖 7）或高速數(shù)據(jù)應(yīng)用。

信號質(zhì)量
監(jiān)控和提高低速串行信號的質(zhì)量是調(diào)試過程的關(guān)鍵部分。即使不存在噪聲，阻抗失配、帶寬和負載誤差等問題也會影響信號質(zhì)量?，F(xiàn)在我們正在更仔細地研究這些信號的確切性質(zhì)，驗證我們使用示波器進行這些測試的方式非常重要。對于信號質(zhì)量測試，我們將使用模擬通道，因為它們可以地了解我們的信號實際發(fā)生的情況，但我們?nèi)詫⑦M行一些解碼。這需要一些額外的深思熟慮。為了清楚地看到數(shù)據(jù)轉(zhuǎn)換，我們應(yīng)該使用盡可能高的采樣率。由于我們需要可視化高頻分量，因此應(yīng)將數(shù)字總線比特率的 5 倍視為采樣率。以 10 倍比特率采樣應(yīng)該能夠讓我們發(fā)現(xiàn)任何問題。但是，當我們解碼信號時，示波器可能會使用完整內(nèi)存數(shù)據(jù)的子集來處理解碼分析。這可能很重要，因為您不一定希望以過高的速率進行解碼。當使用更標稱的接收器解碼數(shù)據(jù)時，這可以掩蓋您會發(fā)現(xiàn)的問題。在 Rigol 示波器上，解碼是在采集過程中分布的 1 Mpts 內(nèi)存上完成的。通過設(shè)置存儲深度和每個劃分的時間，用戶可以確定是否希望直接從模擬點或子集進行解碼。以 10 倍比特率采樣應(yīng)該能夠讓我們發(fā)現(xiàn)任何問題。但是，當我們解碼信號時，示波器可能會使用完整內(nèi)存數(shù)據(jù)的子集來處理解碼分析。這可能很重要，因為您不一定希望以過高的速率進行解碼。當使用更標稱的接收器解碼數(shù)據(jù)時，這可以掩蓋您會發(fā)現(xiàn)的問題。在 Rigol 示波器上，解碼是在采集過程中分布的 1 Mpts 內(nèi)存上完成的。通過設(shè)置存儲深度和每個劃分的時間，用戶可以確定是否希望直接從模擬點或子集進行解碼。以 10 倍比特率采樣應(yīng)該能夠讓我們發(fā)現(xiàn)任何問題。但是，當我們解碼信號時，示波器可能會使用完整內(nèi)存數(shù)據(jù)的子集來處理解碼分析。這可能很重要，因為您不一定希望以過高的速率進行解碼。當使用更標稱的接收器解碼數(shù)據(jù)時，這可以掩蓋您會發(fā)現(xiàn)的問題。在 Rigol 示波器上，解碼是在采集過程中分布的 1 Mpts 內(nèi)存上完成的。通過設(shè)置存儲深度和每個劃分的時間，用戶可以確定是否希望直接從模擬點或子集進行解碼。當使用更標稱的接收器解碼數(shù)據(jù)時，這可以掩蓋您會發(fā)現(xiàn)的問題。在 Rigol 示波器上，解碼是在采集過程中分布的 1 Mpts 內(nèi)存上完成的。通過設(shè)置存儲深度和每個劃分的時間，用戶可以確定是否希望直接從模擬點或子集進行解碼。當使用更標稱的接收器解碼數(shù)據(jù)時，這可以掩蓋您會發(fā)現(xiàn)的問題。在 Rigol 示波器上，解碼是在采集過程中分布的 1 Mpts 內(nèi)存上完成的。通過設(shè)置存儲深度和每個劃分的時間，用戶可以確定是否希望直接從模擬點或子集進行解碼。

數(shù)據(jù)
任何低速串行應(yīng)用的關(guān)鍵是能夠快速、輕松地查看正在傳輸?shù)臄?shù)據(jù)。這意味著添加在示波器上進行嵌入式解碼的功能。解碼會影響示波器上的觸發(fā)和顯示。它將解碼的總線顯示添加到儀器的屏幕上。您可以將值解碼為 ASCII 或十六進制、八進制或二進制數(shù)據(jù)，具體取決于您想要查看的內(nèi)容。您現(xiàn)在還可以觸發(fā)這些值，以確保您正在查看您感興趣的數(shù)據(jù)包。

尋找
適當?shù)倪^采樣和帶寬的關(guān)鍵
正如所討論的，正確的采樣對于進行正確的測量以及完全調(diào)試低速串行接口至關(guān)重要。對于模擬信號來說，一個好的經(jīng)驗法則是 5 倍于您要測量的信號的帶寬。這將上升時間誤差限制在 2% 左右。要查看高頻信號分量的細節(jié)，請將示波器設(shè)置為實現(xiàn) 5-10 倍過采樣。當數(shù)字信號時，這意味著在一位寬度內(nèi)采樣 5 次。當在數(shù)字線路上采樣或用于解碼的采樣時，過采樣不太重要，但請設(shè)置您的測量設(shè)備，使其與您終將使用的 LSS 接收器相似。這為您提供了的機會來關(guān)注可能會導致問題的材料錯誤。

接地、噪聲和差分信號
正確探測并了解差分與接地參考信號的使用對于調(diào)試非常重要。如果您的數(shù)據(jù)線沒有以地為參考，請確保了解接地環(huán)路和接地耦合噪聲對測量的影響。在示波器上使用適當?shù)奶筋^技術(shù)和先進的噪聲消除功能來限制噪聲源。如有必要，請在測量系統(tǒng)中添加差分探頭以提高
測量質(zhì)量。

如何地查看低速串行信號
有多種方法可以在現(xiàn)代示波器上分析、查看和評估 LSS 總線活動。的方法會有所不同，具體取決于您是否想要查看單個位轉(zhuǎn)換的噪聲、速度或同步；是否要查看完整的數(shù)據(jù)包；或者如果您想比較較長時間段內(nèi)的數(shù)據(jù)包和數(shù)據(jù)包計時。確保您的臺式工具能夠讓您看到所需的一切，并熟悉縮放、記錄模式、事件表、深度內(nèi)存和自動測量等功能，以及它們?nèi)绾谓换ヒ约霸诳紤]測試計劃時如何地在它們之間進行轉(zhuǎn)換。理想情況下，示波器使您能夠查看所需的所有結(jié)果并快速切換模式以獲取更多信息。

結(jié)論
數(shù)字數(shù)據(jù)的嵌入式設(shè)計和調(diào)試是廣泛的消費和工業(yè)應(yīng)用中日益增長的測試要求。擁有合適的混合信號示波器可以更輕松、更快速地查看、分析和解決時序、噪聲、信號質(zhì)量和數(shù)據(jù)等問題。這提高了工程效率并縮短了上市時間。Rigol 的 UltraVision 系列示波器包括 70 至 500 MHz 的混合信號選項以及適用于此處討論的方法和測量的標準或可選功能，是功能強大的臺式儀器，能夠以前所未有的價值提供無與倫比的性能。