由于G和G在電路中的作用完全相同，所以習慣上將電路畫成圖5.2.1(b)所示的對稱形式。Q 和Q′稱為輸出端，并且定義Q=1,Q′=0為鎖存器的1狀態(tài)，、Q=0、Q′=1為鎖存器的0狀態(tài)。S稱為置位端或置1輸入端，R稱為復位端或置0輸入端。
　　當、SD=1、Rv=0時,。Q=1,Q′=0。在S=1信號消失以后(即S回到0),由于有 Q端的高電平接回到(G的另一個輸入端，因而電路的1狀態(tài)得以保持。

　　當、S=0、R=1時,、。Q=0、Q′=1。在R=1信號消失以后，電路保持0狀態(tài)不變。當S=R=0時，電路維持原來的狀態(tài)不變?！?/p>

  　當S=R=1時,Q=Q′=0,這既不是定義的1狀態(tài)，也不是定義的0狀態(tài)。

　　而且，在S和R同時回到0以后無法斷定鎖存器將回到1 狀態(tài)還是0 狀態(tài)。因此，在正常工作時輸入信號應遵守SR=0的約束條件，亦即不允許輸入S=R=1的信號。

　　將上述邏輯關系列成真值表，就得到表5.2.1。因為鎖存器新的狀態(tài)(Q(也稱為次態(tài))不僅與輸入狀態(tài)有關，而且與鎖存器原來的狀態(tài)Q(也稱為初態(tài))有關，所以將Q 也作為一個變量列入了真值表，并將Q 稱為狀態(tài)變量，將這種含有狀態(tài)變量的真值表稱為鎖存器的特性表(或功能表)。

　　SR鎖存器也可以用與非門構成，如圖5.2.2所示。這個電路是以低電平作為輸入信號的，所以用。SD′和R′分別表示置1 輸入端和置0 輸入端。在圖5.2.2(b)所示的圖形符號上，用輸入端的小圓圈表示用低電平作輸入信號，或者稱低電平有效。表5.2.2是它的特性表。
　　由于G和G在電路中的作用完全相同，所以習慣上將電路畫成圖5.2.1(b)所示的對稱形式。Q 和Q′稱為輸出端，并且定義Q=1,Q′=0為鎖存器的1狀態(tài)，、Q=0、Q′=1為鎖存器的0狀態(tài)。S稱為置位端或置1輸入端，R稱為復位端或置0輸入端。
　　當、SD=1、Rv=0時,。Q=1,Q′=0。在S=1信號消失以后(即S回到0),由于有 Q端的高電平接回到(G的另一個輸入端，因而電路的1狀態(tài)得以保持。

　　當、S=0、R=1時,、。Q=0、Q′=1。在R=1信號消失以后，電路保持0狀態(tài)不變。當S=R=0時，電路維持原來的狀態(tài)不變。　

   　當S=R=1時,Q=Q′=0,這既不是定義的1狀態(tài)，也不是定義的0狀態(tài)。

　　而且，在S和R同時回到0以后無法斷定鎖存器將回到1 狀態(tài)還是0 狀態(tài)。因此，在正常工作時輸入信號應遵守SR=0的約束條件，亦即不允許輸入S=R=1的信號。

　　將上述邏輯關系列成真值表，就得到表5.2.1。因為鎖存器新的狀態(tài)(Q(也稱為次態(tài))不僅與輸入狀態(tài)有關，而且與鎖存器原來的狀態(tài)Q(也稱為初態(tài))有關，所以將Q 也作為一個變量列入了真值表，并將Q 稱為狀態(tài)變量，將這種含有狀態(tài)變量的真值表稱為鎖存器的特性表(或功能表)。
　　SR鎖存器也可以用與非門構成，如圖5.2.2所示。這個電路是以低電平作為輸入信號的，所以用。SD′和R′分別表示置1 輸入端和置0 輸入端。在圖5.2.2(b)所示的圖形符號上，用輸入端的小圓圈表示用低電平作輸入信號，或者稱低電平有效。表5.2.2是它的特性表。
　　由于SDI=RD′=0時出現(xiàn)非定義的(Q=Q′=1狀態(tài)，而且當S′和R′，同時回到高電平以后鎖存器的狀態(tài)難以確定，所以在正常工作時同樣應當遵守SR=0的約束條件，即不應加以SD′=RD′=0的輸入信號。由圖5.2.1(b)和圖5.2.2(a)中可見,在 SR 鎖存器中,輸入信號直接加在輸出門上，所以輸入信號在全部作用時間里(即S或R為1的全部時間)，都能直接改變輸出端 Q 和Q′的狀態(tài)。正是由于這個緣故，也將S(S′)稱為直接置位端，將R(R′)稱為直接復位端，并且將這個電路稱為直接置位、復位鎖存器。(SetResetLatch)。