當(dāng)具有高阻抗終端的 PCB 走線與具有快速變化電壓的走線（例如數(shù)字或時鐘信號）相鄰時，就會出現(xiàn)信號耦合問題。只需兩條走線即可構(gòu)建這種易于構(gòu)建的 PCB 電容。這種噪聲的原因是高速信號，例如電壓隨時間快速變化（V/t）的數(shù)字電平移位和高阻抗走線。

　　圖 1顯示了兩條 PCB 走線；0.003 毫米或“d”是走線之間的距離，“L”是相鄰的長度。
　　如何利用簡單的布局規(guī)則解決 PCB 開關(guān)噪聲
　　圖 1使用 PCB 走線厚度 (w)、距離 (d) 和長度 (L) 尺寸來確定兩條走線之間的電容。德州儀器
　　空氣介電常數(shù)（e o）和介電常數(shù)e r ——取決于玻璃編織類型、厚度、樹脂含量以及走線周圍基材涂層的銅箔粗糙度——構(gòu)成了新電容器的終公式。

　　此類 PCB 電容器的如下圖所示，為例 1：

　　L = 1 英寸或 25.4 毫米
　　d = 0.2 毫米
　　寬度 = 0.003 毫米
　　e o = 8.85 x 10 -12 F/m

　　e r = 4.8（FR4 PCB 材料）

　　新的電容器如下面的公式 1 所示：如何利用簡單的布局規(guī)則解決 PCB 開關(guān)噪聲如何利用簡單的布局規(guī)則解決 PCB 開關(guān)噪聲如何利用簡單的布局規(guī)則解決 PCB 開關(guān)噪聲這個電容值看起來很小，但讓我們看看數(shù)字和模擬信號的后果。
　　外部走線電容噪聲

　　當(dāng)一條走線有數(shù)字時鐘信號時，該信號會以電流而非電壓的形式耦合到其他走線。關(guān)鍵的時鐘特性是走線的數(shù)字信號具有快速的上升和下降時間。另一個條件是接收走線具有高阻抗端接，例如緩沖器配置中放大器的輸入（圖 2）。

　　如何利用簡單的布局規(guī)則解決 PCB 開關(guān)噪聲
　　圖 2如果電壓 CLK 軌跡上的上升和下降時間隨時間快速變化，則信號在第二條軌跡上顯示為電流尖峰。保護軌跡會破壞電場并減弱耦合現(xiàn)象。德州儀器
　　第二條跡線的電流尖峰的幅度取決于跡線間電容和第二條跡線的端接電阻幅度。
　　將示例 1 進一步推進至示例 2：
　　R IN = 10 13 W（運算放大器輸入阻抗）
　　C = 0.0162 x 10 -12法拉（PCB 電容）
　　V/t = (3.3 x 0.8 V)/230 ps = 11.5 x 10 9 V/秒（100-MHz 時鐘）

　　運算放大器輸出端的峰值電壓如下面的公式 2 所示：

　　如何利用簡單的布局規(guī)則解決 PCB 開關(guān)噪聲如何利用簡單的布局規(guī)則解決 PCB 開關(guān)噪聲如何利用簡單的布局規(guī)則解決 PCB 開關(guān)噪聲運算放大器輸入端的 1.86 GV 過載非常嚴(yán)重?？雌饋黼娐芬坏骄蛪牧?。但是，我們可以使用一些設(shè)計技巧讓該電路恢復(fù)正常。
　　如何讓電路恢復(fù)正常
　　讓我們將一些氧氣帶回這個系統(tǒng)。有兩種策略可以嘗試：增加走線之間的距離并添加接地保護走線。一個實用的解決方案是將走線彼此分開。由于走線之間的臨界距離 (d) 在公式 1 的分母中，因此電容將相反地減小。
　　第二種策略是在兩條原始走線之間放置一條額外的接地走線。如果在這兩條走線之間放置一條保護走線，則會對電場造成干擾。通常，干擾足以衰減整個外部噪聲效應(yīng)。
　　在設(shè)計下一個 PCB 時，重新研究基礎(chǔ)知識絕不會有什么壞處。本博客介紹了來自相鄰 PCB 走線的無意外部噪聲。拿出您的鉛筆和紙，量化潛在的噪聲源。