多級輸出的延遲電路圖
出處：bald 發(fā)布于：2009-04-20 00:00:00 | 1675 次閱讀
如圖是具有多級輸出的延遲電路。電路中采用了運算放大器作比較器，當(dāng)運算放大器A1的同相輸入端加電壓+VE后，在運算放大器A2、A3、A4同相輸入端上的電壓VC1將沿著指數(shù)曲線規(guī)律上升。運算放大器的反相輸入端加入由分級分壓器提供的電壓。因此各運算放大器輸入在Vc1由零變?yōu)?VB(電源電壓)的t1、t2、t3時刻，分別使各輸出信號翻轉(zhuǎn)，從而實現(xiàn)了VA1、VA2、VA3逐級延時的目的。注意本電路使用了雙電源，即正電源+VE、+VB與負(fù)電源-VB。
上一篇：電熱毯、電飯鍋定時器
下一篇：運放繼電器延時釋放電路圖
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://udpf.com.cn，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
