J-FET并聯(lián)連接的低噪聲前置放大器電路圖

出處：楊真人發(fā)布于：2010-03-10 00:00:00 | 6763 次閱讀

　　如圖所示，是高gm低噪聲J-FET并聯(lián)連接的低噪聲前置放大器電路。若J-FET并聯(lián)的個數(shù)為N，則輸出噪聲就降為。J-FET的電壓增益Av為Av＝gm·RD。工作點選在gm較大處，需要UGs盡量接近于0，即IDSS附近。另外，漏極電流ID與噪聲無關(guān)。電阻若選用線繞電阻較利于抑制噪聲，但一般采用金屬膜電阻。電容盡量不要使用電解電容，而使用鉭電容。

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（udpf.com.cn）

0次

上一篇：兩種單端輸出差動放大器電路圖

下一篇：采用模擬多路轉(zhuǎn)換器的可編程增益放大器電路圖

版權(quán)與免責聲明

凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://udpf.com.cn，違反者本網(wǎng)將追究相關(guān)法律責任。

本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負版權(quán)等法律責任。

如涉及作品內(nèi)容、版權(quán)等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。

相關(guān)電路圖