如圖所示是由四2輸入端與門CD4081、四R－S鎖存觸發(fā)器CD4043和六反相緩沖器／變換器CD4049構(gòu)成的數(shù)據(jù)鎖存電路，該電路主要用計算機中總線數(shù)據(jù)的傳輸和鎖存。

數(shù)據(jù)鎖存電路

　　從圖中我們看到該電路是一個相對容易理解的電路。CD4081的A端為讀入數(shù)據(jù)輸入端，而B端共同作為選通端ST。當ST為高電平時，數(shù)據(jù)就可以送至CD4043的S端，而CD4043的R端連接一起作為復位端。當R為高電平時，其復零。CD4043的ENABLE端用作三態(tài)功能控制，控制數(shù)據(jù)的輸出。
　　DIS為“1”時，ST為“1”，有下述關系：
　　                                                                 Q＝ST×DIS×A
       當ST為“0”時，數(shù)據(jù)鎖存。
　　每當接收新的數(shù)據(jù)時，使CD4043復位端R置為高電平，數(shù)據(jù)鎖存。以上就實現(xiàn)了總線數(shù)據(jù)鎖存功能。