最新免费av在线观看,亚洲综合一区成人在线,中文字幕精品无码一区二区三区,中文人妻av高清一区二区,中文字幕乱偷无码av先锋

登錄 免費(fèi)注冊(cè) 首頁(yè) | 行業(yè)黑名單 | 幫助
維庫(kù)電子市場(chǎng)網(wǎng)
技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng)
驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe

請(qǐng)教一個(gè)p&r時(shí)cts的問(wèn)題!

作者:fgweihua 欄目:IC設(shè)計(jì)
請(qǐng)教一個(gè)p&r時(shí)cts的問(wèn)題!
我系統(tǒng)只有一個(gè)clock,
用一個(gè)內(nèi)部的block專門(mén)用來(lái)生成時(shí)鐘,
比如作了4分頻,NAME=clk_div4,

那么再p&r時(shí),做cts,定義clock_root時(shí)的約束文件中,
除了系統(tǒng)始終clock以外,是否還要把我的生成時(shí)鐘clk_div4也定義好,

這樣子,p&r工具,就知道兩個(gè)clock tree,而作處理


如果不這樣子的話,p&r工具會(huì)不會(huì)也把clk_div4當(dāng)作clock tree處理呢?

謝謝了。

   

2樓: >>參與討論
boris
需要定義
軟件不會(huì)知道那個(gè)信號(hào)是時(shí)鐘,那個(gè)信號(hào)是數(shù)據(jù),除非你告訴它。
任何生成時(shí)鐘,只要是當(dāng)時(shí)鐘用,都需要在約束文件中定義。

3樓: >>參與討論
seuyh
clk_div4
create_generated_clock clk_div4_reg/Q,
如果兩個(gè)clock GROUP沒(méi)有data path,將clk_div4 的 cp pin 定義為sync pin

4樓: >>參與討論
fgweihua
To: seuyh: 3x anyway, 有一點(diǎn)在說(shuō)一下~
你的最后一句,
“將clk_div4 的 cp pin 定義為sync pin”,什么意思,小弟不太清楚這句話。
  反正我也這樣子create_generated_clock了, 然后,dc綜合的時(shí)候,set_dont_touch_network了,
  你說(shuō)的sync pin,指什么撒? 謝謝。!

bow~~


5樓: >>參與討論
seuyh
cts
你定義了兩個(gè)clock tree,一般來(lái)說(shuō),分頻的clock root都是用generated_clock來(lái)定義,這樣cts之后,set propagated clock會(huì)計(jì)算出分頻clock的source latency。
同時(shí)分頻clock root要定義為sync pin,這樣,前面main clock會(huì)把分頻reg 的cp端當(dāng)作一個(gè)sync pin,balaance 它和其他regs的skew,否則,Astro會(huì)see through分頻reg 的cp 端,從而把main clock和分頻clock的兩個(gè)域的registers都balance,一來(lái)增大skew,二來(lái)兩個(gè)GROUP可能本來(lái)就沒(méi)有datapath,三,最后timing可能還是不好

6樓: >>參與討論
fgweihua
恩~
感謝樓主!
   可能樓主用的是arstro吧,我用的是se,clock_root的定義使用gcf寫(xiě)的,
我把SYSTEM clock以及clk_div4_reg.CK都作為了clock_root樂(lè),cts的時(shí)候,
似乎se在單獨(dú)的對(duì)這兩個(gè)clk做balance呢。

7樓: >>參與討論
supercpu
怎么定義sync pins,astro中命令是什么
to seuyh:

     如題

參與討論
昵稱:
討論內(nèi)容:
 
 
相關(guān)帖子
哪里有cadence IC5.0下載呀?
這個(gè)問(wèn)題說(shuō)清楚,分頻就是高手了!
What's the difference between these two buck topology
del
告訴各位感興趣FPGA的朋友一個(gè)新發(fā)現(xiàn)!
免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員,參與電子工程師社區(qū)討論,點(diǎn)此進(jìn)入


Copyright © 1998-2006 udpf.com.cn 浙ICP證030469號(hào)