在 SiC（碳化硅）市場蓬勃發(fā)展的當下，安森美（onsemi）的 cascode FET（碳化硅共源共柵場效應(yīng)晶體管）在硬開關(guān)和軟開關(guān)應(yīng)用中展現(xiàn)出了諸多優(yōu)勢。今天，我們將深入探討 Cascode 結(jié)構(gòu)，探尋其在 SiC 市場成為下一個爆點的潛力。
碳化硅結(jié)型場效應(yīng)晶體管（SiC JFET）相較于其他競爭技術(shù)，具有顯著優(yōu)勢，特別是在給定芯片面積下能實現(xiàn)低導通電阻（RDS.A）。然而，為了達到的 RDS.A，它存在常開特性，即當沒有柵源電壓或 JFET 的柵極處于懸空狀態(tài)時，JFET 會完全導通。但在實際應(yīng)用中，開關(guān)模式通常需要常關(guān)狀態(tài)。因此，將 SiC JFET 與低電壓硅 MOSFET 以 cascode 配置相結(jié)合，構(gòu)建出一個常關(guān)開關(guān)模式的 “FET”，這種結(jié)構(gòu)在很大程度上保留了 SiC JFET 的優(yōu)點。
共源共柵（Cascode）結(jié)構(gòu)是將一個 SiC JFET 與一個低壓、常關(guān)的硅（Si）MOSFET 串聯(lián)而成，其中 JFET 的柵極連接到 MOSFET 的源極。由于 MOSFET 的漏源電壓是 JFET 柵源電壓的反相，使得 cascode 結(jié)構(gòu)具備常見的常關(guān)特性。該結(jié)構(gòu)能夠在額定漏源電壓范圍內(nèi)阻斷電流，不過和任何 MOSFET（無論是硅基還是碳化硅基器件）一樣，其反向電流始終可以流通。
圖 1 Cascode 配置
當內(nèi)部 MOSFET 導通或有反向電流流過時，無論 cascode 的柵極電壓如何，JFET 的柵極 - 源極電壓幾乎為零，JFET 處于導通狀態(tài)。當 MOSFET 關(guān)斷且 cascode 兩端存在正的 VDS（漏源電壓）時，MOSFET 的 VDS 會增加，同時 JFET 的柵源電壓會降低至低于 JFET 的閾值電壓，從而關(guān)斷 JFET。
分立 cascode 結(jié)構(gòu)有并排芯片和堆疊芯片兩種形式。在并排配置中，MOSFET 安裝在一個金屬鍍層的陶瓷隔離器上，有兩組源極連接線：一組連接 JFET 源極和 MOSFET 漏極（金屬鍍層陶瓷的頂面），另一組連接 MOSFET 源極和源極引腳。在堆疊芯片配置中，JFET 源極和 MOSFET 漏極之間的連接線被取消，減少了雜散電感，并采用直徑較小的連接線連接 JFET 和 MOSFET 柵極。
圖 2 分立 cascode 結(jié)構(gòu)
該 MOSFET 專為 cascode 結(jié)構(gòu)設(shè)計，其有源區(qū)雪崩電壓設(shè)定約為 25V。它基于 30V 硅工藝制造，具有低導通電阻 RDS (on)，通常僅為 JFET 的 10%，并且具有低反向恢復電荷 QRR 等特性。JFET 主要用于阻斷高電壓，大部分的開關(guān)和導通損耗都集中在 JFET 上。
Cascode 的導通電阻 RDS (on) 由 SiC JFET 和低壓 Si MOSFET 的導通電阻共同組成。當 cascode 柵極關(guān)斷時，反向電流流經(jīng) MOSFET 體二極管，從而自動導通 JFET。在這種情況下，源極 - 漏極電壓為 MOSFET 體二極管壓降加上 JFET 導通電阻的壓降。由于 cascode 內(nèi)的 MOSFET 由硅制成，因此柵極關(guān)斷時的源極 - 漏極電壓不到同類 SiC MOSFET 的一半。當柵極導通時，cascode 結(jié)構(gòu)在正向和反向電流下具有相同的導通損耗。
Cascode 的柵極電壓范圍非常靈活。一方面，柵極是 MOSFET 柵極，在室溫下閾值電壓接近 5V，無需負柵極電壓，柵極電壓范圍為 ±20V，且不存在閾值電壓漂移或遲滯風險，同時內(nèi)置了柵極保護齊納二極管。另一方面，cascode 具有高增益。例如，采用 TOLL (MO - 229) 封裝的 750V、5.4mΩ 第 4 代堆疊芯片結(jié)構(gòu)的 cascode——UJ4SC075005L8S 在 25°C 的輸出特性曲線顯示，當 cascode 柵源電壓超過約 8V 時，其電導率的變化非常小。一旦 MOSFET 導通，JFET 即完全導通，這意味著 cascode 可以用 0 至 10V 的自舉電壓來驅(qū)動，從而限度地降低柵極驅(qū)動器的功率和成本。此外，更寬的柵極電壓范圍（如 - 5 至 + 18V）也不會對器件造成損害。
圖 4 Cascode 的高增益可實現(xiàn) 10V 柵極驅(qū)動
Cascode 與其他功率晶體管的一個主要區(qū)別是沒有柵漏電容。當漏源電壓 VDS 超過 JFET 閾值電壓后，Crss 實際上會降至零。這是因為 JFET 沒有漏極 - 源極電容（既沒有 PN 結(jié)，也沒有體二極管來產(chǎn)生這種電容）。這意味著在開關(guān)電壓轉(zhuǎn)換過程中，cascode 的 dVDS/dt 主要由外部電路而不是 cascode 柵極電阻決定。Cascode 的 MOSFET 開關(guān)速度可通過其柵極電阻調(diào)節(jié)，而 JFET 的開關(guān)速度部分由 MOSFET 決定，部分則由外部電路決定。這也解釋了為何在硬開關(guān)情況下，cascode 結(jié)構(gòu)需借助漏源緩沖電路（snubber）來控制關(guān)斷速度并抑制電壓過沖。所有 JFET 輸出電容（包括柵漏電容與漏源電容）都是柵漏電容，cascode 輸出電容 Coss 約等于 JFET 柵極 - 漏極電容，cascode 輸入電容 Ciss 主要來自 cascode 的 MOSFET 柵極 - 源極電容。
圖 5 Cascode 電容
綜上所述，共源共柵（cascode）結(jié)構(gòu)憑借其獨特的優(yōu)勢，有望成為 SiC 市場的下一個爆點，為 SiC 器件在更多領(lǐng)域的應(yīng)用提供有力支持。
