SW 大小波現(xiàn)象簡介
　　SW 代表 BUCK 電路中的開關(guān)節(jié)點(diǎn)。在標(biāo)準(zhǔn)工作條件下，SW 點(diǎn)的波形表現(xiàn)為固定頻率的方波。
　　　圖1：正常工況下的SW波形
　　然而，在某些異常情況下，SW 波形會呈現(xiàn)大小波狀態(tài)。通常伴隨著輸出電壓不穩(wěn)定、效率降低、芯片異常發(fā)熱，以及噪聲紋波增大等問題。
　　因此，在開關(guān)電源設(shè)計(jì)中，通常需要采取措施來控制 SW 節(jié)點(diǎn)上的電壓波動，以確保電源的穩(wěn)定性和可靠性。
　　圖2：SW大小波
　　02
　　SW 大小波現(xiàn)象的原因分析
　　電路中 SW 出現(xiàn)大小波可能有以下幾種原因：
　　負(fù)載變化
　　輸入電壓不穩(wěn)定
　　環(huán)路控制和補(bǔ)償設(shè)計(jì)不當(dāng)
　　PCB 布局布線不合理
　　本文將從原理圖設(shè)計(jì)和 PCB 設(shè)計(jì)兩個(gè)方面，分析 SW 出現(xiàn)大小波的原因，并介紹對應(yīng)的解決辦法。
　　在原理圖設(shè)計(jì)方面，我們從控制模式展開分析?！　≡?PCB 設(shè)計(jì)方面，從對 SW 影響最大的輸出電壓采樣走線和 FB 走線展開分析。

　
　　03
　　原理圖設(shè)計(jì)
　　在控制模式方面，目前常用的有峰值電流模式控制和 COT 控制。
　　峰值電流模式下的 SW 異常狀態(tài)我們通過 MPQ4572 舉例分析：
　　01
　　峰值電流控制模式
　　圖3：MPQ4572 參考設(shè)計(jì)
　　MPQ4572 是一款支持 4.5V 到 60V 的寬輸入電壓范圍，持續(xù)輸出電流 2A，采用峰值電流控制模式的降壓芯片。
　　測試該芯片，設(shè)置開關(guān)頻率為 400Khz，當(dāng) Vin=18V，Vout=12V，帶載 1A 時(shí)，SW 出現(xiàn)了大小波，為周期性不規(guī)則波形，變化周期為 200khz，剛好是開關(guān)頻率的一半，這種現(xiàn)象可能是由次諧波振蕩引起的。
　　圖4：SW 大小波
　　測試當(dāng)前的環(huán)路波形，根據(jù) bode 圖可以看到在 200khz 時(shí)，增益曲線出現(xiàn)尖峰，相位曲線翻轉(zhuǎn)，可以判斷是發(fā)生了次諧波振蕩。當(dāng)輸入電壓升高到 25V 以上時(shí)，SW 波形恢復(fù)正常。
　　圖5：環(huán)路測試
　　計(jì)算兩種輸入下的占空比分別為 ：
　　Vin=18V,Vout=12V:D=66.7%>50%,
　　Vin=25V,Vout=12V:D=48%<50%,
　　已知在峰值電流模式下，當(dāng)占空比大于 50% 時(shí)，系統(tǒng)可能會變得不穩(wěn)定，出現(xiàn)次諧波振蕩，SW 呈現(xiàn)大小波。
　　為了抑制這種振蕩，通常會在控制回路中注入斜坡補(bǔ)償信號。但 MPQ4572 芯片的內(nèi)部已經(jīng)設(shè)計(jì)有斜坡補(bǔ)償機(jī)制，為什么還是會出現(xiàn)次諧波振蕩的問題呢？
　　　圖6：斜坡補(bǔ)償
　　在注入斜坡信號后，擾動量的公式為：
　　　為了保證電路工作穩(wěn)定，要讓擾動量收斂。注入的斜坡斜率 m3 要大于 0.5 倍 m2 才能使該式收斂。如果 m3 小于 0.5 倍 m2，即使注入了斜坡信號，也無法解決次諧波振蕩問題?！　⌒酒瑑?nèi)部注入的斜坡信號斜率通常是未知的固定值，也就是說 m3 是固定的，那么我們可以通過增加電感感量減小 m2 來保證 m3＞0.5 倍 m2 成立。當(dāng)電感感量由 15uh 修改為 33uh 后，SW 波形恢復(fù)正常。

　　圖7：正常 SW 波形　　測試此時(shí)的 bode 圖，200khz 時(shí)的增益曲線尖峰消失，環(huán)路穩(wěn)定。

     圖8：33uh 環(huán)路測試

　　02
　　COT 控制模式
　　COT 是通過比較 Vref 與 FB 管腳的電壓來實(shí)現(xiàn)恒壓控制，理想的 FB 電壓與電感電流同相位。
　　FB 采樣的輸出電壓紋波信號由電容紋波與 ESR 的紋波組成，電容紋波相較電感電流紋波有 90 度的延遲，當(dāng)輸出紋波主要由輸出電容決定時(shí)，電路相位滯后，F(xiàn)B 信號非線性，會導(dǎo)致次諧波振蕩，SW 出現(xiàn)大小波。
　　在這種模式下，我們有三種方法可以用來抑制次諧波：
　　1
　　使用 ESR 足夠大的電容　　ESR 越大，總的電路相位延遲越小，紋波接近線性，可以有效抑制次諧波振蕩。

　　圖片
　　圖9：ESR 紋波占主導(dǎo)
　　2
　　注入斜坡補(bǔ)償
　　當(dāng)為了效率及輸出紋波幅度考慮，需要選擇 ESR 比較小的電容時(shí)，我們可以選擇注入斜坡補(bǔ)償。通過外部的 RC 補(bǔ)償給 FB 管腳注入斜坡信號，由 Rslope 引入電感紋波，Cslope 提高相位，整體相位提升，可以抑制次諧波。
　　圖10：斜坡補(bǔ)償
　　具體參數(shù)如何計(jì)算可參考：MPS官網(wǎng)-設(shè)計(jì)-應(yīng)用說明-通用-Designing a Stable COT Converter for a Desired Load and Line Regulation 的設(shè)計(jì)案例 。
　　3
　　設(shè)置 Ramp　　Ramp 的相位與電感紋波電流相位一致，部分芯片的 Ramp 可以通過 PMBUS 配置，Ramp 越大，系統(tǒng)越穩(wěn)定，Ramp 越小，動態(tài)響應(yīng)越快，實(shí)際應(yīng)用中需要平衡穩(wěn)態(tài)性能和動態(tài)性能。

　
　　圖11：設(shè)置 Ramp
　　04
　　PCB 設(shè)計(jì)
　　在 PCB 設(shè)計(jì)上，規(guī)避 SW 振蕩的要點(diǎn)包括：
　　1. 輸出電壓采樣走線應(yīng)盡量短、直，避免干擾。
　　2. FB 管腳比較敏感，應(yīng)遠(yuǎn)離噪聲源，如 SW 點(diǎn)、電感等?！　?. FB 分壓電阻要靠近管腳放置并確保 FB 走線短直。

　　圖片
　　05
　　總結(jié)
　　峰值電流模式控制下，確保斜坡注入信號的有效性至關(guān)重要。
　　在 COT 控制模式下，當(dāng)輸出紋波由 ESR 主導(dǎo)時(shí)，電路穩(wěn)定；由電容紋波主導(dǎo)時(shí)，可能出現(xiàn)次諧波振蕩。此時(shí)，我們可以通過選用 ESR 較大的電容、增加外部 RC 補(bǔ)償或內(nèi)部配置 RAMP 來解決問題。
　　最后，良好的 PCB 設(shè)計(jì)也是確保電源穩(wěn)定性的關(guān)鍵。