由于GAN的高開關(guān)速度，寄生電感　　與老化功率MOSFET相比，在較高的頻率下使用GAN的能力使寄生電感在功率轉(zhuǎn)化電路中的降解作用焦點[1]。這種電感阻礙了GAN額外的開關(guān)功能的全部利益，而EMI產(chǎn)生降低。對于大約80％的功率轉(zhuǎn)換器中使用的半橋配置，寄生電感的兩個主要來源是： （1）由兩個電源開關(guān)設(shè)備以及高頻總線電容器以及（2）由門驅(qū)動器，電源設(shè)備和高頻門驅(qū)動電容器形成的高頻開關(guān)設(shè)備形成的高頻電動循環(huán)。公共源電感（CSI）是由柵極環(huán)和功率回路共有的回路電感部分定義的。它由圖1中的箭頭指示。

　　半橋功率階段的示意圖，顯示了動力和柵極驅(qū)動環(huán)，并在虛線圓圈中顯示的常見源電感圖1：半橋功率階段的示意圖，顯示了動力和柵極驅(qū)動環(huán)，帶有點虛線顯示的常見源電感最大程度地減少寄生性電感
　　在考慮高速功率設(shè)備的布局時，所有寄生電感的最小化至關(guān)重要。不可能平等地降低所有電感的所有組件，因此，必須按重要性順序解決，從共同的源電感開始，然后是功率回路電感，最后是柵極環(huán)電感。
　　對于高壓PQFN（Power Quad Flat no Lead）MOSFET軟件包，需要單獨的返回源銷的需求是眾所周知的，并且在高壓GAN PQFN結(jié)構(gòu)中也實現(xiàn)了[2,3]。當(dāng)這些單獨的引腳可用時，柵極驅(qū)動環(huán)和電源循環(huán)在包裝中分開，并且必須在外部連接的方式中格外小心。
　　公共源電感的降低是以犧牲外源電感為代價的，被推到門環(huán)外面。一旦去除公共源電感，該設(shè)備速度的提高，這種外部電感可能會導(dǎo)致地面彈跳增加[4]?！　≡鰪娔Ｊ紾AN晶體管以晶圓級碎片尺度套件（WLCSP）提供，終端中有陸地網(wǎng)格陣列（LGA）或球網(wǎng)格陣列（BGA）格式。這些設(shè)備中的某些設(shè)備沒有提供單獨的返回源引腳，而是如圖2所示的許多非常低的電感連接。這些包裝的總包裝電感通常小于100 pH。這大大降低了所有電感的組成部分，從而減少了所有與電感相關(guān)的問題。這些LGA和BGA軟件包可以通過分配最接近門的源墊作為柵極循環(huán)和電源循環(huán)的“星”連接點，以與配備專用門返回引腳或條提供的方式處理。然后，將電流以相反或正交方向流動，如圖2所示，將柵極和功率回路的布局分開。

　　LGA（A）和BGA（B）格式的GAN晶體管，顯示了設(shè)備電流流的方向，可最大程度地減少通用源電感圖2：LGA（A）和BGA（B）格式的GAN晶體管，顯示了設(shè)備電流流動的方向，該方向可最大程度地減少通用源電感雖然最大程度地減少組成循環(huán)的各個元素的電感（即電容器ESL，設(shè)備鉛電感和PCB互連電感）很重要，但設(shè)計人員還必須專注于最小化總環(huán)電感。由于循環(huán)的電感由存儲在內(nèi)部的磁能確定，因此可以通過使用相鄰導(dǎo)體之間的耦合來進一步最大程度地降低整體環(huán)電感，從而誘導(dǎo)磁場自動化?！　⊥ㄟ^將設(shè)備一側(cè)的排水管和源端子交織在一起，產(chǎn)生了許多具有相對電流的小環(huán)，可以通過磁場自我電流來降低整體電感。對于圖3（a）所示的PCB痕跡，這不僅是正確的，而且對于垂直焊料連接和圖3（b）中所示的垂直焊接連接vias也是如此。在形成多個小磁場環(huán)路的情況下，總磁能，因此電感顯著降低[5]。

　　LGA GAN晶體管安裝在PCB上，顯示交替流動流量（a）頂視圖（b）側(cè)視圖圖3：安裝在PCB上的LGA GAN晶體管顯示交替流動流量（a）頂視圖（b）側(cè)視圖通過從中心線將排水管和源電流帶出并復(fù)制磁場取消效果，可以進一步降低部分環(huán)電感。這是通過降低每個導(dǎo)體中電流的作用，從而進一步降低了存儲的能量，并且較短的電流路徑會產(chǎn)生較低的電感。
　　常規(guī)電源循環(huán)設(shè)計
　　要查看如何在實際布局中實現(xiàn)功率循環(huán)電感最小化，提出了兩種傳統(tǒng)的電源循環(huán)方法以進行比較。這兩種方法將分別稱為“橫向”和“垂直”。
　　橫向循環(huán)設(shè)計　　橫向布局將輸入電容器和設(shè)備與PCB的同一側(cè)近距離接近，以最大程度地減少高頻功率循環(huán)的面積。該設(shè)計的高頻循環(huán)包含在PCB的同一側(cè)，被認為是側(cè)向功率循環(huán)，因為功率循環(huán)在單個PCB層上橫向流動。使用LGA晶體管設(shè)計的橫向布局的示例如圖4所示。該圖中突出了高頻循環(huán)。

　　LGA GAN晶體管轉(zhuǎn)換器的常規(guī)側(cè)向電源循環(huán)：（a）頂視圖（b）側(cè)視圖圖4：LGA GAN晶體管轉(zhuǎn)換器的常規(guī)側(cè)向電源循環(huán)：（a）頂視圖（b）側(cè)視圖雖然將環(huán)的物理尺寸最小化對于降低寄生電感很重要，但內(nèi)層的設(shè)計也很重要。對于橫向循環(huán)設(shè)計，第一個內(nèi)層用作“屏蔽層”。該層在屏蔽高頻功率循環(huán)產(chǎn)生的場中的內(nèi)部電路中起著至關(guān)重要的作用。功率回路生成一個磁場，該磁場在屏蔽層中誘導(dǎo)電流，該電流朝著與功率回路相反的方向流動。屏蔽層中的電流會產(chǎn)生一個磁場來抵消原始功率環(huán)的磁場。最終結(jié)果是取消磁場，該磁場轉(zhuǎn)化為寄生動力環(huán)電感的降低。
　　具有完整的屏蔽平面靠近功率循環(huán)，可為橫向布局帶來最低的功率循環(huán)電感。這種方法在很大程度上取決于從電源環(huán)到第一個內(nèi)層中包含的屏蔽層的距離[6]。只要頂部兩層近距離接近，高頻環(huán)電感幾乎沒有對總板厚度的依賴。　　垂直電源循環(huán)設(shè)計

　　圖5所示的第二個常規(guī)布局將輸入電容器和晶體管放置在PCB的相對側(cè)，電容器位于設(shè)備下方，以最大程度地減少物理環(huán)的尺寸。這稱為垂直電源循環(huán)，因為使用VIA通過PCB垂直連接循環(huán)。圖5的LGA晶體管設(shè)計具有突出顯示的垂直功率循環(huán)。
　　基于LGA晶體管的轉(zhuǎn)換器的常規(guī)垂直電源循環(huán)：（a）頂視圖（b）底部視圖（c）側(cè)視圖圖5：基于LGA晶體管的轉(zhuǎn)換器的常規(guī)垂直電源循環(huán)：（a）頂視圖（b）底部視圖（c）側(cè)視圖對于此設(shè)計，由于其垂直結(jié)構(gòu)沒有屏蔽層。垂直功率循環(huán)使用磁場自動化方法（電流朝相反的方向流動）來降低電感，而不是使用屏蔽平面。
　　對于PCB布局，板的厚度通常比板頂部和底部的痕跡的水平長度薄得多。隨著板厚度的減小，與橫向功率環(huán)相比，環(huán)的面積顯著收縮，并且在頂部和底層的相對方向上流動的電流開始提供磁場自動化。為了使垂直電源循環(huán)最有效，必須將板厚度最小化。
　　優(yōu)化電源循環(huán)　　一種改進的布局技術(shù)，可提供降低的循環(huán)尺寸，具有磁場自動化，具有獨立于木板厚度的電感，是單面組件PCB設(shè)計，并且在多層結(jié)構(gòu)中產(chǎn)生高效率，如圖6所示。設(shè)計使用了第一個內(nèi)部層，如圖6（b）所示，如圖6（B）所示，如電源loop Recorp。如圖6（a）所示，此返回路徑位于頂層的功率循環(huán)下方。這種定位實現(xiàn)了最小的物理環(huán)區(qū)域，并結(jié)合了磁場自我策略。側(cè)視圖如圖6（c）所示，說明了在多層PCB結(jié)構(gòu)中創(chuàng)建低調(diào)的磁場自我結(jié)合環(huán)的概念。

　　基于LGA晶體管的轉(zhuǎn)換器的最佳電源循環(huán)：（a）頂視圖（b）內(nèi)層1（c）側(cè)視圖的頂視圖圖6：基于LGA晶體管的轉(zhuǎn)換器的最佳功率循環(huán)：（a）頂視圖（b）內(nèi)部1（c）側(cè)視圖的頂視圖這種改進的布局使輸入電容器靠近頂部設(shè)備，正面輸入電壓端子位于頂部晶體管的排水連接旁邊。 GAN設(shè)備位于布置中，如橫向和垂直電源環(huán)外殼。交錯的電感器節(jié)點和接地vias在同步整流器晶體管的底部重復(fù)。
　　這些交錯的VIA提供了三個優(yōu)點：vias的交織隨電流向相反方向流動可減少磁能的存儲，并有助于產(chǎn)生磁場消除。這導(dǎo)致渦流和接近效應(yīng)減少，從而減少了AC傳導(dǎo)損失。 位于下部晶體管下方的VIA可在晶體管自由轉(zhuǎn)速期間降低電阻和隨附的傳導(dǎo)損失。 VIA降低了熱擴散電阻，從而提高了效率和功率處理。
　　表1中比較了常規(guī)和最佳設(shè)計的特征。橫向環(huán)垂直環(huán)路最佳循環(huán)單面PCB功能是否是是是磁場自算置否是是的，是的是板厚度是否是板厚是是否是盾牌否定層是否則否所需的表1：常規(guī)和最佳功率循環(huán)設(shè)計的特征整合對寄生蟲的影響　　為了進一步降低基于GAN晶體管設(shè)計的寄生電感，可以使用整體式的GAN功率級集成電路[7]。在圖7中，顯示了一個整體功率級gan IC的框圖和實際芯片照片。圖8中所示的該整體集成電路的實驗測量效率與使用具有相同抗抗性的Egan晶體管進行比較，并由UPI半導(dǎo)體UP1966 Si Half-Bridge驅(qū)動器IC [7]在最佳布局中進行比較。 GAN IC中降低的功率回路和柵極環(huán)電感的優(yōu)勢變得很清晰，因為在標準降壓轉(zhuǎn)換器中，集成的總體效率增益在1 MHz時顯著。

　　整體功率階段（a）和芯片照片（b）的框圖圖　　圖7：整體功率階段（a）和芯片照片的框圖（b）在1 MHz（實線）和2.5 MHz（虛線）中，整體式GAN功率階段（綠色）與外部驅(qū)動的等效GAN晶體管（藍色）溶液之間的效率比較。黑色“ X”是1 MHz的最佳報告MOSFET性能。

　　圖8：在1 MHz（實線）和2.5 MHz的48 V - 12 V BUCK轉(zhuǎn)換器中，整體式GAN功率階段（綠色）和外部驅(qū)動的等效GAN晶體管（藍色）溶液之間的效率比較。黑色“ X”是1 MHz的最佳報告MOSFET性能。