現(xiàn)場可編程門陣列（FPGA）是在 EPLD、PAL、GAL 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展而來的。作為專業(yè)集成電路領(lǐng)域中的半定制電路，F(xiàn)PGA 不僅解決了定制電路的不足，還克服了原有可編程器件因門電路數(shù)量有限而產(chǎn)生的缺點(diǎn)。FPGA 的使用極為靈活，同一片 FPGA 只需加載不同的程序，就能實(shí)現(xiàn)不同的電路功能。目前，F(xiàn)PGA 在通信、儀器、網(wǎng)絡(luò)、數(shù)據(jù)處理、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域都有廣泛的應(yīng)用。隨著成本和功耗的進(jìn)一步降低，F(xiàn)PGA 的應(yīng)用領(lǐng)域還將不斷拓展。
本文聚焦于基于 FPGA 的電機(jī)測速系統(tǒng)設(shè)計(jì)，以 Quartus II 為設(shè)計(jì)平臺，采用硬件描述語言 VHDL 和模塊化設(shè)計(jì)方式，并通過數(shù)碼管驅(qū)動(dòng)電路動(dòng)態(tài)顯示測量結(jié)果。該設(shè)計(jì)具有外圍電路少、集成度高、可靠性強(qiáng)等特點(diǎn)，可用于測量電機(jī)的轉(zhuǎn)速值。

外圍電路設(shè)計(jì)

傳感器將電機(jī)轉(zhuǎn)速的模擬信號轉(zhuǎn)換為數(shù)字脈沖信號，然后送入 FPGA 模塊。同時(shí)，基準(zhǔn)時(shí)鐘電路產(chǎn)生準(zhǔn)確的時(shí)鐘信號，復(fù)位電路產(chǎn)生復(fù)位信號，這兩個(gè)信號也被送入 FPGA 模塊。FPGA 模塊會產(chǎn)生分頻電路、十進(jìn)制計(jì)數(shù)器電路、數(shù)據(jù)處理電路和顯示譯碼電路。分頻電路會對送入的基準(zhǔn)時(shí)鐘信號進(jìn)行分頻，得到一個(gè)閘門信號，作為十進(jìn)制計(jì)數(shù)器的使能信號。數(shù)據(jù)處理電路會對十進(jìn)制計(jì)數(shù)器得到的數(shù)據(jù)進(jìn)行相應(yīng)處理，然后將處理后的數(shù)據(jù)送入顯示譯碼電路進(jìn)行轉(zhuǎn)換譯碼。電機(jī)測速系統(tǒng)的總體框圖如圖 1 所示。外圍電路可分為基準(zhǔn)時(shí)基電路、復(fù)位電路、傳感器測量電路和顯示電路。

基準(zhǔn)時(shí)基電路設(shè)計(jì)

基準(zhǔn)時(shí)基電路采用 50 MHz 的有源晶振，3.3 V 電源通過 FB5 接入有源晶振的 VCC 端口，同時(shí)通過 C10 和 C11 濾去高頻干擾信號，從 OUT 端口輸出 50 MHz 的時(shí)鐘信號。晶振電路如圖 2 所示。

復(fù)位按鍵的設(shè)計(jì)

按鍵是嵌入式智能控制系統(tǒng)中人機(jī)交互的常用接口，用戶通常通過按鍵向系統(tǒng)輸入各種信息、調(diào)整參數(shù)或發(fā)出控制指令。因此，按鍵處理是一個(gè)重要的功能模塊，它關(guān)系到整個(gè)系統(tǒng)的交互性能和穩(wěn)定性。在本次設(shè)計(jì)中，通過按鍵實(shí)現(xiàn)了 FPGA 模塊的手動(dòng)復(fù)位。復(fù)位按鍵如圖 3 所示。

顯示電路的設(shè)計(jì)

本次設(shè)計(jì)中使用的顯示電路如圖 4 所示。從數(shù)碼管顯示電路可知，這是共陽極數(shù)碼管。當(dāng)在位選端 SE1 - SE4 輸入低電平時(shí)，三極管導(dǎo)通，從而使 D1 - D4 接入高電平。從 a 到 DP 端輸入數(shù)碼管顯示碼，就可以得到所需的數(shù)字，通過位選端讓數(shù)碼管選擇導(dǎo)通。