|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
在問一下，大家用做PR時(shí)，都是flatten的吧？ |
| 作者：fgweihua 欄目：IC設(shè)計(jì) |
也就是說， 一個(gè)大一點(diǎn)的design里面都很多很的MODULE， 在用dc作了綜合以后，一般得到一個(gè)整體的.v網(wǎng)表， 然后用pr工具作pr，這樣似乎就叫做flatten的，因?yàn)閏ell place時(shí)候，在整個(gè) core row上，看不到MODULE的界限。 現(xiàn)在別人有個(gè)想法，我的design內(nèi)部有一個(gè)分頻模塊， 我想單獨(dú)在floorplan上留一塊區(qū)域，就像由ram那樣的macro一樣， 行否？ 如果一個(gè)大一點(diǎn)的design把相關(guān)模塊都這樣子布下來，似乎再floorplan上 都是所有的macro的擺放了，大家一般都不是這樣的作pr的吧，否則工作量比較大。 現(xiàn)在的問題就是，單獨(dú)在floorplan上留一塊區(qū)域，就像由ram那樣的macro一樣，不好這個(gè)MODULE，怎么做撒？如果是ram的話，ram的生成器還能產(chǎn)生tlf文件，可是這個(gè)，自己的其中的一個(gè)MODULE，這個(gè)不行吧。 |
| 2樓： | >>參與討論 |
| 作者： dldlzh 于 2005/2/24 13:12:00 發(fā)布：
做成GROUP,再設(shè)定region 如果調(diào)用次數(shù)的多的話，推薦手工做成一個(gè) hard macro |
|
| 3樓： | >>參與討論 |
| 作者： fgweihua 于 2005/2/24 16:39:00 發(fā)布：
嗯，~~ 大蝦， 這個(gè)hard macro的做法， 是不是就是把我想要的那個(gè)MODULE先用se布好， 然后到處lef以及.v以及gds呢？ 我剛才作了，沒有成功啊， 再次謝過了~~ bow~~ |
|
| 4樓： | >>參與討論 |
| 作者： dldlzh 于 2005/2/24 18:27:00 發(fā)布：
直接做FRAM 布線好以后直接做成FRAM VIEW,和普通的MEMORY的方法一樣 |
|
| 5樓： | >>參與討論 |
| 作者： fgweihua 于 2005/2/24 19:38:00 發(fā)布：
fram view?? 呵呵， 我做了wroute以后，就導(dǎo)出了lef,def,以及.v文件，然后想 用此時(shí)的lef以及.v做類似于ram的macro，可是沒有顯示有macro啊。 不知道大蝦這里的FRAM VIEW指的是什么？ 謝謝了 bow~~ |
|
| 6樓： | >>參與討論 |
| 作者： dldlzh 于 2005/2/25 9:02:00 發(fā)布：
不要用lef文件去做 直接用版圖去做，把這部分的版圖做為一個(gè)hard macro來做 整個(gè)chip的時(shí)候直接調(diào)用這個(gè)macro就可以了 |
|
| 7樓： | >>參與討論 |
| 作者： fgweihua 于 2005/2/25 13:00:00 發(fā)布：
啊~~這樣子啊 呵呵， 先感謝你了，大蝦的意思是， 在floorplan的時(shí)候，可以先不管這個(gè)MODULE了， 不過留個(gè)空白出來， 最后在用cadence的virtuso做layout的時(shí)候，加進(jìn)去拼再一起， 是不是撒？？ 呵呵 那這樣子，舊相對好做多了哦， bow~~ |
|
| 8樓： | >>參與討論 |
| 作者： dldlzh 于 2005/2/25 14:32:00 發(fā)布：
基本意思差不多 不過要先做好layout,再做floorplan。 做FP的時(shí)候就可以直接把這塊layout調(diào)用進(jìn)去 |
|
| 9樓： | >>參與討論 |
| 作者： fgweihua 于 2005/2/28 13:08:00 發(fā)布：
哦~呵呵 再問一下， 大蝦你這里的“做FP的時(shí)候就可以直接把這塊layout調(diào)用進(jìn)去”， 實(shí)際上就是把那個(gè)MODULE已經(jīng)當(dāng)作標(biāo)準(zhǔn)單元對待了， 這里的調(diào)進(jìn)去，也是在cadence的virtuso里面stream-in的時(shí)候，差不多吧。~ |
|
| 10樓： | >>參與討論 |
| 作者： dldlzh 于 2005/2/28 14:26:00 發(fā)布：
我的表達(dá)能力太弱了 直接把這個(gè)MODULE 做成reference lib,做pr的時(shí)候tool會(huì)自己去調(diào)用 |
|
| 11樓： | >>參與討論 |
| 作者： fgweihua 于 2005/2/28 15:57:00 發(fā)布：
不阿~呵呵，可能我的問題說得不清楚~ 大蝦，你的意思我知道了。 這個(gè)reference_lib，因?yàn)檫@個(gè)MODULE已經(jīng)單獨(dú)做好了，所以我要的只是layout信息了。 再pr工具作floorplan時(shí)，需要的數(shù)據(jù)庫信息有l(wèi)ef,tlf，.v，這個(gè)reference_lib以什么格式給它? .v或者def或者別的?如果像當(dāng)成一個(gè)macro的話，我就知道到處這個(gè)macro的lef,tlf以及.v文件。然后再floorplan的時(shí)候就會(huì)有相應(yīng)的block存在了。 這個(gè)，大蝦前面也說到，不用lef了，所以我就不用了，也發(fā)現(xiàn)，用了也白用，��！ 在準(zhǔn)備floorplan指前的db準(zhǔn)備過程中，倒是有個(gè)reference的創(chuàng)建，但那個(gè)時(shí)候，都是表轉(zhuǎn)單元的.v格式作的，如果我想添加這個(gè)moudule的話，用其什么樣的數(shù)據(jù)格式撒？.gds行否？不行，則就用其.v么？ 再次感謝~~ bow~~ |
|
| 12樓： | >>參與討論 |
| 作者： dldlzh 于 2005/2/28 16:45:00 發(fā)布：
我的做法 1 create ref lib (gds stream in,生成對應(yīng)的Framview) lef 好像也可以直接生成Framview,不過我沒用過SE,不是很清楚 2 去掉verilog里關(guān)于這個(gè)MODULE的定義（已經(jīng)不需要了） 3 verilog in,ref lib的framview就會(huì)直接調(diào)用進(jìn)來（和std cell的原理一樣） |
|
| 13樓： | >>參與討論 |
| 作者： fgweihua 于 2005/2/28 19:57:00 發(fā)布：
呵呵，大蝦你這回的意思是。。 打下你的第一步：create ref lib是什么pr工具的菜單命令？從你后面的話中g(shù)ds stream in, 應(yīng)該是cadence下面的倒入pr后的gds2，這個(gè)應(yīng)該可以生成你說得framview，（這個(gè)倒有點(diǎn)像symbol view，呵呵）！！ 第二個(gè)，由于單獨(dú)對這個(gè)MODULE作了pr,因此再top.v內(nèi)該MODULE的那個(gè)實(shí)現(xiàn)的.v應(yīng)該去掉，我也這么做的，就只留了一個(gè)關(guān)于這個(gè)MODULE的instantiate。 第3個(gè)， 你得verilog in pr工具的，還是cds下面的那個(gè)？我想應(yīng)該是pr工具的吧。 我現(xiàn)在想，把那個(gè)moudle單獨(dú)布好以后，再top.v里面（去掉這個(gè)MODULE）的floorplan時(shí)，給這個(gè)MODULE留個(gè)位置， 然后再cds 的virtuso layout editor下面拼接，不知道行否？ 謝謝了 bow~~ |
|
| 14樓： | >>參與討論 |
| 作者： helloyou 于 2005/3/9 18:14:00 發(fā)布：
關(guān)于macro 做好你的macro以后，在PR時(shí)候，需要macro的lef，和標(biāo)準(zhǔn)單元的lef一樣填寫，應(yīng)該會(huì)出現(xiàn)macro的MODULE的 |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 udpf.com.cn 浙ICP證030469號 |