帶有此標(biāo)記的料號:
1. 表示供應(yīng)商具有較高市場知名度,口碑良好,繳納了2萬保證金,經(jīng)維庫認(rèn)證中心嚴(yán)格審查。
2. 供應(yīng)商承諾此料號是“現(xiàn)貨” ,如果無貨或數(shù)量嚴(yán)重不足(實際數(shù)量不到顯示數(shù)量一半),投訴成立獎勵您500元。
5
BGA/15+
原裝現(xiàn)貨不僅銷售也回收
980
BGA/2403+
FPGA現(xiàn)貨增值服務(wù)商,原廠原裝
2080
FPBGA1020/24+25+
助力國營二十載,您的原廠窗口,一站式BOM配單
890
FBGA1020/-
主營XILINX--ALTERA軍工院所合格供應(yīng)方
364
20+/BGA
主營XILINX--ALTERA軍工院所合格供應(yīng)方
EP2S60F484C4N
165
FCBGA/484/1141+
全新原裝,現(xiàn)貨庫存
EP2S60F1020C3N
2865
BGA/1608+
特價特價全新原裝現(xiàn)貨
EP2S60F1020C3N
1200
1213/17+
代理直銷,公司原裝現(xiàn)貨供應(yīng)
EP2S60F1020I4
500000
BGA1020/22+
全新原裝全市場價
EP2S60F672I4N
50000
BGA/23+
原裝現(xiàn)貨
EP2S60F1020C4N
4000
BGA1020/2023+
原裝原廠代理 可免費送樣品
EP2S60F672I4N
50000
BGA/23+
原裝現(xiàn)貨
EP2S60F1020I4N
12000
BGA/23+
100%原裝熟客95折原盤原標(biāo)支持樣品
EP2S60F1020I3N
203060
BGA/24+
一站配齊 原盒原包現(xiàn)貨 朱S Q2355605126
EP2S60F1020I4N
4
N/A/1907+
8.23新到公司原裝現(xiàn)貨,價格優(yōu)勢大,實單必成QQ749095...
EP2S60F1020C3
3168
BGA/23+
原裝假一賠十QQ373621633
EP2S60B956C7
6000
BGA/24+
原裝現(xiàn)貨,量大可發(fā)貨
EP2S60F1020I4N
6800
BGA/25+
只做原裝現(xiàn)貨
EP2S60F484I4N
3000
BGA/2025+
只做原裝 特價清倉 一手貨源 代理渠道 胡經(jīng)理
EP2S60B956C7
5800
-/2024+
全新原裝,現(xiàn)貨熱賣
引 言 在sopc設(shè)計中,系統(tǒng)往往比較復(fù)雜。為了提高設(shè)計性能(有時甚至只是為了達(dá)到設(shè)計要求),對所設(shè)計的sopc系統(tǒng)進(jìn)行綜合優(yōu)化是非常必要的。論文結(jié)合具體工程,以altera公司的fpga ep2s60為例,探討了sopc系統(tǒng)設(shè)計的綜合優(yōu)化方法。 1 綜合優(yōu)化設(shè)計的一般流程和方法 在fpga處理器沒有選定前,可以進(jìn)行sopc系統(tǒng)的開發(fā)。根據(jù)編譯和優(yōu)化的效果指導(dǎo)處理器芯片的選型,選擇合適的處理器型號、速度等級和封裝。當(dāng)硬件系統(tǒng)設(shè)計好后,就只能在已選擇好的處理器芯片上進(jìn)行優(yōu)化。一般的優(yōu)化方法有verilog程序代碼優(yōu)化、編譯和布線優(yōu)化設(shè)置,在添加nios ii系統(tǒng)后也涉及對nios ii系統(tǒng)的優(yōu)化。在設(shè)計過程中應(yīng)遵循模塊化設(shè)計思想,如果前面的優(yōu)化都不能達(dá)到滿意的效果,則需要使用邏輯鎖定技術(shù)和應(yīng)用dse算法進(jìn)行優(yōu)化。 2 綜合優(yōu)化設(shè)計策略 2.1 quartus ii軟件優(yōu)化設(shè)置 在進(jìn)行綜合前,對軟件編譯和布線進(jìn)行優(yōu)化設(shè)置是優(yōu)化設(shè)計的一個重要步驟,不同設(shè)置對綜合布線的結(jié)果有較大影響。幾個比較重要的設(shè)置包括時間要求設(shè)置、編譯器設(shè)置,最重要的是布線器的設(shè)置,如圖1所
,如果時鐘信號抖動較大,信噪比容易惡化,很難保證有效采樣位數(shù)的精度。在布線時,應(yīng)保證從晶振到時鐘輸入腳距離盡量短并且在其周圍用地包圍起來,提供充分的最短回流路徑,采樣電路與其他數(shù)字電路盡量隔離。模數(shù)混合電路設(shè)計時采用了分區(qū)不分割的方案,以提高系統(tǒng)的電磁兼容性。在整個采樣電路下應(yīng)大面積敷銅接地,以降低可能受到的電磁干擾,同時也可降低對其他電路的干擾。為了優(yōu)化性能,時鐘信號采用差分形式供給,要求交流耦合。 2.3 fpga部分設(shè)計 fpca器件選用了altera公司stratixⅱ系列的ep2s60。stratixⅱ器件采用基于1.2v、90 nm的先進(jìn)的sram工業(yè)制造,功耗低。ep2s60f6 72有48 352個alut,等價le*40個,2 544 192 bit ram,18x18的乘法器144個,12個pll。 fpga配置器件選擇的是epc16,采用同步并行配置方式(fpp)加載fpga,用jtag的方式可以給級聯(lián)的3片fpga依次加載程序,也可以給epc-i6加載程序。 3 fpga內(nèi)部信道化模塊實現(xiàn) 基于多相濾波的信道化模塊是本系統(tǒng)的重點。根據(jù)文獻(xiàn),多相
預(yù)處理包括對圖像的各種濾波、直方圖統(tǒng)計及均衡、圖像增強(qiáng)、灰度變換等,它們共同的特點是處理數(shù)據(jù)量大,如果用一般的軟件來實現(xiàn)勢必會比較慢。而對于一些實時性要求比較高的系統(tǒng),處理速度往往是要考慮的關(guān)鍵因素,一旦速度跟不上,實時性也無從談起。針對圖像預(yù)處理階段運算結(jié)構(gòu)比較簡單的特點,用fpga進(jìn)行硬件實現(xiàn)無疑是理想的選擇,這樣同時兼顧了速度和靈活性,大大減輕了dsp的負(fù)擔(dān)。本系統(tǒng)采用verilog hdl語言。利用一種快速的中值濾波改進(jìn)算法對電路進(jìn)行設(shè)計,并以altera公司生產(chǎn)的stratix ii ep2s60f67214型fpga芯片為硬件平臺。該器件繼承了altera公司stratix ii系列的共同優(yōu)點,由于引入了嶄新的自適應(yīng)邏輯模塊(alm),使得stratix ii有更高的性能和邏輯封裝、更少的邏輯和布線級數(shù)以及更強(qiáng)的dsp支持,而stratix ii ep2s60f67214更是比xilinx公司的類似器件virtex-4xc4vlx60多出18%的器件邏輯,其中包括51 182個寄存器位,2 544 129個存儲器位以及48 352個alut,該器件資源豐富,只需占用很小一部分實現(xiàn)中值濾
括對圖像的各種濾波、直方圖統(tǒng)計及均衡、圖像增強(qiáng)、灰度變換等,它們共同的特點是處理數(shù)據(jù)量大,如果用一般的軟件來實現(xiàn)勢必會比較慢。而對于一些實時性要求比較高的系統(tǒng),處理速度往往是要考慮的關(guān)鍵因素,一旦速度跟不上,實時性也無從談起。針對圖像預(yù)處理階段運算結(jié)構(gòu)比較簡單的特點,用fpga進(jìn)行硬件實現(xiàn)無疑是理想的選擇,這樣同時兼顧了速度和靈活性,大大減輕了dsp的負(fù)擔(dān)。 本系統(tǒng)采用verilog hdl語言。利用一種快速的中值濾波改進(jìn)算法對電路進(jìn)行設(shè)計,并以altera公司生產(chǎn)的stratix ii ep2s60f67214型fpga芯片為硬件平臺。該器件繼承了altera公司stratix ii系列的共同優(yōu)點,由于引入了嶄新的自適應(yīng)邏輯模塊(alm),使得stratix ii有更高的性能和邏輯封裝、更少的邏輯和布線級數(shù)以及更強(qiáng)的dsp支持,而stratix ii ep2s60f67214更是比xilinx公司的類似器件virtex-4xc4vlx60多出18%的器件邏輯,其中包括51 182個寄存器位,2 544 129個存儲器位以及48 352個alut,該器件資源豐富,只需占用很小一部分實現(xiàn)中值濾
預(yù)處理包括對圖像的各種濾波、直方圖統(tǒng)計及均衡、圖像增強(qiáng)、灰度變換等,它們共同的特點是處理數(shù)據(jù)量大,如果用一般的軟件來實現(xiàn)勢必會比較慢。而對于一些實時性要求比較高的系統(tǒng),處理速度往往是要考慮的關(guān)鍵因素,一旦速度跟不上,實時性也無從談起。針對圖像預(yù)處理階段運算結(jié)構(gòu)比較簡單的特點,用fpga進(jìn)行硬件實現(xiàn)無疑是理想的選擇,這樣同時兼顧了速度和靈活性,大大減輕了dsp的負(fù)擔(dān)。本系統(tǒng)采用verilog hdl語言。利用一種快速的中值濾波改進(jìn)算法對電路進(jìn)行設(shè)計,并以altera公司生產(chǎn)的stratix ii ep2s60f67214型fpga芯片為硬件平臺。該器件繼承了altera公司stratix ii系列的共同優(yōu)點,由于引入了嶄新的自適應(yīng)邏輯模塊(alm),使得stratix ii有更高的性能和邏輯封裝、更少的邏輯和布線級數(shù)以及更強(qiáng)的dsp支持,而stratix ii ep2s60f67214更是比xilinx公司的類似器件virtex-4xc4vlx60多出18%的器件邏輯,其中包括51 182個寄存器位,2 544 129個存儲器位以及48 352個alut,該器件資源豐富,只需占用很小一部分實現(xiàn)中值濾
預(yù)處理包括對圖像的各種濾波、直方圖統(tǒng)計及均衡、圖像增強(qiáng)、灰度變換等,它們共同的特點是處理數(shù)據(jù)量大,如果用一般的軟件來實現(xiàn)勢必會比較慢。而對于一些實時性要求比較高的系統(tǒng),處理速度往往是要考慮的關(guān)鍵因素,一旦速度跟不上,實時性也無從談起。針對圖像預(yù)處理階段運算結(jié)構(gòu)比較簡單的特點,用fpga進(jìn)行硬件實現(xiàn)無疑是理想的選擇,這樣同時兼顧了速度和靈活性,大大減輕了dsp的負(fù)擔(dān)。本系統(tǒng)采用verilog hdl語言。利用一種快速的中值濾波改進(jìn)算法對電路進(jìn)行設(shè)計,并以altera公司生產(chǎn)的stratix ii ep2s60f67214型fpga芯片為硬件平臺。該器件繼承了altera公司stratix ii系列的共同優(yōu)點,由于引入了嶄新的自適應(yīng)邏輯模塊(alm),使得stratix ii有更高的性能和邏輯封裝、更少的邏輯和布線級數(shù)以及更強(qiáng)的dsp支持,而stratix ii ep2s60f67214更是比xilinx公司的類似器件virtex-4xc4vlx60多出18%的器件邏輯,其中包括51 182個寄存器位,2 544 129個存儲器位以及48 352個alut,該器件資源豐富,只需占用很小一部分實現(xiàn)中值濾
崇貿(mào)科技日前宣布其t9600萬用型燒錄系統(tǒng)及全系列自動化燒錄設(shè)備,支持altera stratix ii封裝規(guī)格為fbga484的ep2s15、ep2s30及ep2s60的fpga組件。 據(jù)介紹,崇貿(mào)科技為臺灣地區(qū)首家擁有快閃組件高速燒錄技術(shù)的燒錄設(shè)備供貨商。此次,除推出具備超高速燒錄算法及usb接口的t9600外,還將t9600的性能優(yōu)勢整合到高端自動化編程測試系統(tǒng),使其燒錄解決方案系列均具備高效能、低價位的競爭優(yōu)勢。t9600提供112個引腳驅(qū)動,并可擴(kuò)展至448個。該燒錄設(shè)備在26秒內(nèi)可編程64m閃存設(shè)備,并為高速數(shù)據(jù)傳輸提供了usb接口,ram緩存達(dá)128m,可擴(kuò)展至1,024m。 altera公司的stratix ii系列,據(jù)稱是目前市場上容量最大、速度最快的可編程邏輯組件(fpga),其邏輯結(jié)構(gòu)設(shè)計將第一代stratix組件的性能提高50%,邏輯容量擴(kuò)增兩倍,并降低了40%的組件成本。此外,stratixii提供如數(shù)字信號處理(dsp)模塊、設(shè)計安全性、高速i/o信號和接口、時鐘管理電路、設(shè)計安全、選程系統(tǒng)升級等功能。 崇貿(mào)科技美國子公司副總經(jīng)理楊大智先生表示:“與altera公司合作
最接近的xilinx virtex-4器件相比,速度平均快39%。 altera高密度fpga產(chǎn)品市場部資深主管david greenfield說:“stratix ii系列的高密度、出色的性能表現(xiàn),使其成為當(dāng)今復(fù)雜系統(tǒng)設(shè)計的最佳可編程邏輯選擇。ep2s130的上市,將進(jìn)一步擴(kuò)展altera的市場,同hardcopy?系列一起,在高密度、高性能應(yīng)用上向asic發(fā)起挑戰(zhàn)?!?隨著ep2s130 fpga的引入,stratix ii系列的兩款器件可以提供給客戶,一款是6月份上市的ep2s60,另一款最大的stratix ii器件——ep2s180,將在2005年第一季度上市。所有stratix ii系列的產(chǎn)品將在2005年上半年全線供貨。