在之前的內(nèi)容中，我們分享了由 ADC 自身因素帶來(lái)的誤差。而在實(shí)際應(yīng)用中，外部因素同樣會(huì)對(duì) ADC 采樣產(chǎn)生顯著影響，導(dǎo)致誤差的出現(xiàn)。下面我們將詳細(xì)分析由于外部因素導(dǎo)致的 ADC 采樣誤差的常見(jiàn)來(lái)源。

模擬信號(hào)源輸入減少帶來(lái)的誤差

以 STM32 的 ADC 轉(zhuǎn)換器為例，我們來(lái)看其示意圖。

從圖中能夠清晰地看到，輸入源與采樣引腳之間存在阻抗 RAIN。由于阻抗的存在，流入引腳的電壓會(huì)產(chǎn)生一定的壓降，這就使得最終輸入采樣引腳的電壓變小。ADC 采樣電容通過(guò) RADC 電阻進(jìn)行充電，若 RAIN 的阻抗選取不合理，會(huì)使保持電容充滿電所需的時(shí)間延長(zhǎng)。通常，RC 充電的時(shí)間常量為：tc =（RADC + RAIN）× CADC。當(dāng)采樣時(shí)間小于通過(guò) RADC + RAIN 將 CADC 充滿電所需的時(shí)間（ts < tc）時(shí)，ADC 轉(zhuǎn)換的數(shù)字值就會(huì)小于實(shí)際值。

ADC 參考電壓噪聲

我們知道，ADC 輸出的數(shù)字量是由模擬信號(hào)電壓與參考電壓之比，再根據(jù) ADC 轉(zhuǎn)換器的位數(shù)換算得出的。所以，模擬參考的參考電壓上的任何噪聲都會(huì)導(dǎo)致轉(zhuǎn)換后數(shù)字輸出值發(fā)生變化。在某些芯片中，VDDA 模擬電源會(huì)直接用作參考電壓（VREF +），這就意味著 VDDA 電源的質(zhì)量會(huì)直接影響 ADC 采樣轉(zhuǎn)換的誤差。例如，當(dāng)模擬參考電壓為 3.3 V（VREF + = VDDA）且采樣信號(hào)輸入為 1 V 時(shí)，轉(zhuǎn)換后的結(jié)果為：（4095 / 3.3）× 1 = 1240.9 = 0x4D9。然而，若模擬的參考電壓有波動(dòng)，采樣輸出也會(huì)受到影響。假設(shè)參考電壓的波動(dòng)為 40mv，此時(shí)的轉(zhuǎn)換值為：（4095 / 3.34）× 1 = 1226 = 0x4CA（VREF + 在峰值處）。由此可計(jì)算出兩者的誤差：誤差 = 0x4D9 – 0x4CA = 15?？梢?jiàn)，參考電壓對(duì) ADC 采樣轉(zhuǎn)換的影響極大，穩(wěn)定的參考電壓源是非常必要的。

采樣信號(hào)的最大輸入值與 ADC 動(dòng)態(tài)范圍匹配不合理

在正常情況下，為了獲得最高的 ADC 轉(zhuǎn)換精度，選取的 ADC 動(dòng)態(tài)范圍要與待轉(zhuǎn)換的信號(hào)最大幅度相匹配。假設(shè)待轉(zhuǎn)換信號(hào)在 0 ~ 2.5 V 之間變化，最大值不會(huì)超過(guò) 2.5V，并且 VREF + 等于 3.3 V。ADC 轉(zhuǎn)換的最大信號(hào)值為 3102 （2.5 V），如下圖所示。

從圖中可以看出，有 993 個(gè)未被使用的轉(zhuǎn)換（4095 – 3102 = 993）。這意味著浪費(fèi)了很多的轉(zhuǎn)換范圍，簡(jiǎn)單來(lái)說(shuō)就是影響了分辨率，導(dǎo)致轉(zhuǎn)換后信號(hào)精度下降。下面我們深入分析一下：

• 如果選取的參考電壓為 3.3V，則分辨率為：3.3 / 4095 = 0.806mV。
• 如果選取的參考電壓為 2.6V，則分辨率為：2.6 / 4095 = 0.635mV。
  兩者分辨率之差為：0.806 - 0.635 = 0.171mV。

ADC 采樣電路的設(shè)計(jì)問(wèn)題

在正常使用過(guò)程中，ADC 采樣電路中常常會(huì)伴隨高頻 / 低頻干擾信號(hào)。因此，在設(shè)計(jì)時(shí)一般會(huì)增加濾波電路，以提高輸入采樣信號(hào)的純凈度。如下圖所示。

從圖中可以看到，電阻 RAIN 和電容 CAIN 組成了 RC 網(wǎng)絡(luò)。這部分器件的取值對(duì)輸入信號(hào)有不同的影響，如果取值不合理，就可能導(dǎo)致 ADC 轉(zhuǎn)換的結(jié)果不準(zhǔn)確。

I/O 引腳受外部干擾信號(hào)的影響

在設(shè)計(jì)采樣電路時(shí)，需要考慮該 IO 附近是否存在高頻的信號(hào)源。如果有高頻信號(hào)源存在，信號(hào)變化會(huì)影響采樣 IO，導(dǎo)致 ADC 轉(zhuǎn)換結(jié)果出現(xiàn)誤差。常見(jiàn)的案例如下：

• 內(nèi)部輸出高速的數(shù)字信號(hào)：IO 信號(hào)的高速變化會(huì)產(chǎn)生高頻噪聲。比如輸出 PWM 信號(hào)的頻率高達(dá) 100KHz 以上。
• 高頻信號(hào) IO 與采樣 IO 距離很近或者 PCB 的走線出現(xiàn)交叉：這種情況會(huì)出現(xiàn)串?dāng)_。

PCB 板走線設(shè)計(jì)問(wèn)題

PCB 走線至關(guān)重要，并非簡(jiǎn)單的連線接通就行。如果采樣電路附近會(huì)產(chǎn)生較高的電磁輻射，就有可能將電磁輻射引入采樣，從而產(chǎn)生高頻干擾。還有一種情況，就是高速信號(hào)與 GND 兩者很近，走線平行，很有可能會(huì)形成電磁場(chǎng)，從而造成干擾。
綜上所述，在 ADC 的實(shí)際應(yīng)用中，我們需要充分考慮這些外部因素可能帶來(lái)的誤差，通過(guò)合理的設(shè)計(jì)和優(yōu)化，盡可能減小誤差，提高 ADC 采樣的準(zhǔn)確性和可靠性。