-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號
-
- 維庫官方抖音
-
- 微信頭條號
-
- |
- |
- |
- |
帶有此標(biāo)記的料號：
1. 表示供應(yīng)商具有較高市場知名度，口碑良好，繳納了2萬保證金，經(jīng)維庫認(rèn)證中心嚴(yán)格審查。
2. 供應(yīng)商承諾此料號是“現(xiàn)貨” ，如果無貨或數(shù)量嚴(yán)重不足(實(shí)際數(shù)量不到顯示數(shù)量一半)，投訴成立獎勵您500元。
15
BGA/11+
原裝現(xiàn)貨不僅銷售也回收
2080
FBGA672/24+25+
助力國營二十載，您的原廠窗口，一站式BOM配單
5620
FBGA672/25+
原廠渠道商，可支持60天賬期及180天承兌
EP2C35F672C6N
2865
BGA/1608+
特價(jià)特價(jià)全新原裝現(xiàn)貨
EP2C35F672C6N
2557
-/1911
真實(shí)原裝現(xiàn)貨，軍工優(yōu)勢庫位北京
EP2C35F672C7
4000
BGA/2023+
原裝原廠代理 可免費(fèi)送樣品
EP2C35F672C7N
203060
BGA/24+
一站配齊 原盒原包現(xiàn)貨 朱S Q2355605126
EP2C35F672C8N
27
BGA/08+PB
原裝現(xiàn)貨，假一賠十
EP2C35F672C7N
3168
BGA/23+
原裝假一賠十QQ373621633
EP2C35F672C8N
43500
NEW/NEW
一級代理保證
EP2C35F672C7
6800
BGA/25+
只做原裝現(xiàn)貨
EP2C35F672C7ES
6000
BGA/24+
原裝現(xiàn)貨，量大可發(fā)貨
EP2C35F672C7N
7891
-/2510+
助力國營二十余載，一站式BOM配單，您的原廠窗口
EP2C35F672C8N
5000
-/25+
只做原裝，可提供技術(shù)支持及配單服務(wù)
EP2C35F672C6
1280
BGA/16+
原裝現(xiàn)貨實(shí)單來購
EP2C35F672C8N
365
BGA672/2039+
現(xiàn)貨全新只做原裝
EP2C35F672C8N
89
N/A/22+
原裝現(xiàn)貨力挺實(shí)單 可配單 14年元器件供應(yīng)商
EP2C35F672I8N
230
FBGA672/22+
代理直供 全新原裝
EP2C35F672C6N
1
BGA/17+
xilinx嵌入式分銷商
EP2C35F672
5000
-/23+
的XILINXALTERA分銷商原裝長期供貨
EP2C35F672C7
IC FPGA 475 I/O 672FBGA
EP2C35F672C7PDF下載
EP2C35F672C8
IC FPGA 475 I/O 672FBGA
EP2C35F672C8PDF下載
EP2C35F672C8
FPGA, CYCLONE II, 33K ELEMENTS, FBGA...
Altera
EP2C35F672C8PDF下載
EP2C35F672C6N
IC FPGA 475 I/O 672FBGA
EP2C35F672C6NPDF下載
EP2C35F672C7N
IC CYCLONE II FPGA 33K 672-FBGA
Altera
EP2C35F672C7NPDF下載
EP2C35F672C8N
IC FPGA 475 I/O 672FBGA
EP2C35F672C8NPDF下載
EP2C35F672C8N
FPGA, CYCLONE II, 35K LE, 672FBGA; N...
Altera
EP2C35F672C8NPDF下載
EP2C35F672I8N
IC FPGA 475 I/O 672FBGA
EP2C35F672I8NPDF下載
EP2C35F672I8N
FPGA, CYCLONE II, 33K ELEMENTS, FBGA...
Altera
EP2C35F672I8NPDF下載
歷史最低報(bào)價(jià)：￥98.0000 歷史最高報(bào)價(jià)：￥98.0000 歷史平均報(bào)價(jià)：￥98.0000
以往數(shù)據(jù)采集系統(tǒng)中，單片機(jī)、dsp常被選作主控制器，但隨著fpga性能的不斷提高，具有時(shí)鐘域高、內(nèi)部延時(shí)小、速度快、全部邏輯南硬件完成等優(yōu)點(diǎn)，因此在高速數(shù)據(jù)采集方面fpga有著較大優(yōu)勢，但也存在難于實(shí)現(xiàn)復(fù)雜算法的缺點(diǎn)。而dsp適合于高速算法的處理，系統(tǒng)采用fpca+dsp方案，彌補(bǔ)了系統(tǒng)的不足。系統(tǒng)數(shù)據(jù)采集的控制、緩存及外圍通訊部分，用fpca硬件實(shí)現(xiàn)。算法處理由dsp完成。在線采集的數(shù)據(jù)存放在dsp外掛的sram中。 設(shè)計(jì)采用de2、thdb-ada平臺進(jìn)行開發(fā)。de2平臺選用fpga ep2c35f672。thdb-ada是針對de2開發(fā)板設(shè)計(jì)的一款子開發(fā)板，由fpga實(shí)現(xiàn)對a／d的控制。在系統(tǒng)中只用到了模塊的a／d轉(zhuǎn)換部分。其中芯片ad9248是一款雙通道模數(shù)轉(zhuǎn)換器。另外dsp選用ti推出的tms320uc5402。 1 系統(tǒng)設(shè)計(jì) 數(shù)據(jù)采集系統(tǒng)硬件原理如圖1所示，由圖1知dsp收到上位機(jī)發(fā)送的命令完成系統(tǒng)工作參數(shù)的配置，然后向fpga發(fā)送指令，fpga收到指令后一是對多路模擬開關(guān)進(jìn)行選通讓選通信號通過信號調(diào)理電路實(shí)現(xiàn)電平調(diào)整，并進(jìn)行a／d轉(zhuǎn)換的時(shí)序控制，二是把轉(zhuǎn)換好的數(shù)據(jù)進(jìn)行數(shù)據(jù)緩
碼，輸出符合itu-rbt656[5]且內(nèi)嵌同步字符4:2:2格式數(shù)據(jù)供fpga采集。tvp5146支持ntsc、pal、sceam、cvbs、s-video制式視頻輸入，具有rgb轉(zhuǎn)換為ycbcr功能。 視頻數(shù)據(jù)采集部分由fpga控制芯片、ssram、flash、電源芯片、輔助外圍電路組成。該部分以tvp5146輸出像素時(shí)鐘作為fpga采集時(shí)鐘采集解碼后的數(shù)據(jù)，在系統(tǒng)時(shí)鐘的控制下，交織乒乓存儲于ssram芯片，并在幀信號控制下交換存儲體。fpga采用altera公司cycloneii系列ep2c35f672[6]芯片,該芯片具有33 216個邏輯單元，內(nèi)部ram高達(dá)484 kb，支持niosii嵌入式處理器，核心電壓1.2 v，io電壓3.3 v，具有4個pll輸入，12個pll輸出。altera的fpga采用sram工藝，掉電就會丟失配置數(shù)據(jù)，所以外部需要掛接存儲配置數(shù)據(jù)的部件。altera公司fpga一般都支持串行被動配置、串行主動配置、jtag配置，通過跳線選擇配置方式，jtag配置在調(diào)試時(shí)很方便。串行主動配置一般需要altera公司的專用配置芯片，在系統(tǒng)上電后主動配置芯片。fpga配置完成
數(shù)據(jù)處理程序、數(shù)據(jù)顯示程序等。系統(tǒng)的初始化包括串口初始化、變量定義、文件設(shè)置、數(shù)據(jù)庫的生成及處理等；串口中斷程序主要完成ais數(shù)據(jù)的采集；數(shù)據(jù)處理程序主要完成將ais輸出的數(shù)據(jù)格式轉(zhuǎn)換為其他基于 ais信息的系統(tǒng)所需的格式，在數(shù)據(jù)處理過程中必須進(jìn)行ais數(shù)據(jù)的校驗(yàn)判斷，以確保采集數(shù)據(jù)的可靠性；數(shù)據(jù)顯示程序主要完成ais數(shù)據(jù)的顯示。其中信息解碼的程序流程圖如圖2所示。 3.2 dsp和fpga的接口設(shè)計(jì) 比較altera公司的多個系列的fpga產(chǎn)品，本設(shè)計(jì)選取cycloneⅱ系列的芯片 ep2c35f672。它主要具有以下特性：嵌入式存儲資源支持各種存儲器應(yīng)用和數(shù)字信號處理（dsp）實(shí)施的要求，引腳數(shù)量充裕有160個，可提供 100個i／o用戶引腳，且i／o具有三態(tài)緩沖、總線狀態(tài)保持等功能，該芯片由128 mb flash內(nèi)存和8 mb ssram存儲區(qū)和兩個串口。它可以滿足本系統(tǒng)所需的數(shù)據(jù)采集控制和串行口復(fù)用等功能。接口電路如圖3所示。 在上述設(shè)計(jì)中ais信息的串口直接接到dsp芯片上，是為了避免直接應(yīng)用多串行口中斷共享方式可能會不可靠。原因是假如在服務(wù)串行口a時(shí)上一次檢測過的串行口b發(fā)生
在各種存儲器中，nand flash以價(jià)格低、密度高、效率高等優(yōu)勢成為最理想的器件。但nand flash的控制邏輯比較復(fù)雜，對時(shí)序要求也十分嚴(yán)格，而且最重要的是nand flash中允許存在一定的壞塊(壞塊在使用過程中還可能增加)，這就給判斷壞塊、給壞塊做標(biāo)記和擦除等操作帶來很大的難度，于是就要求有一個控制器，使系統(tǒng)用戶能夠方便地使用nand flash,為此提出了一種基于fpga的nand flash控制器的設(shè)計(jì)方法，并用vhdl給予實(shí)現(xiàn)，modelsim得出仿真結(jié)果，并在altera公司的ep2c35f672器件中得到驗(yàn)證。fpga與nand flash接口圖如圖1所示。 2 nand flash操作 nand flash器件的管腳分為控制信號、i/o二類，地址和數(shù)據(jù)是復(fù)用i/o管腳。通常nand flash器件包括一定數(shù)目block，每個block包括一定數(shù)目的page，每個nand flash器件把block，page按照行列地址進(jìn)行尋址，基于這種特殊的結(jié)構(gòu)。2．1 read id nand flash器件id包括：manufacture id，device id以及容量大小，這些重要
函數(shù)關(guān)系不再是線性的。逆向建模的目的是通過非線性映射，把非線性函數(shù)關(guān)系x=f-1(y，t1，t2，…，tk)向線性函數(shù)關(guān)系x=y／a逼近。在模型中，測量數(shù)據(jù)和非目標(biāo)參量的測量值作為輸入，目標(biāo)參量的線性值作為模型的輸出，按照一定的算法原則，不斷調(diào)整模型的參數(shù)，使得模型輸出誤差在允許的范圍之內(nèi)。 在本系統(tǒng)中，選用模擬溫度傳感器ad590作為校正目標(biāo)，數(shù)字溫度傳感器ds18b20測量值作為模型的期望輸出，氣體傳感器tgs813測量值為非目標(biāo)參量輸入。系統(tǒng)采用altera公司cycloneⅱ系列的ep2c35f672 fpga作為核心處理器，采用quartus-ⅱ自帶的sopc builder開發(fā)包作為算法的調(diào)試環(huán)境，在fpga其內(nèi)部實(shí)現(xiàn)測量數(shù)據(jù)的智能處理。 2 系統(tǒng)方案實(shí)現(xiàn) 2.1傳感器調(diào)理電路 ad590是美國模擬器件公司生產(chǎn)的單片集成兩端感溫電流源，流過器件的電流(μa)等于器件所處環(huán)境的熱力學(xué)溫度(k)度數(shù)，ad590隨溫度變化輸出的是電流信號，需要將其轉(zhuǎn)換為電壓信號。由于ad590靈敏度高，受環(huán)境的影響大，在使用前需要校正。在本文中，利用神經(jīng)網(wǎng)絡(luò)算法對ad590的輸出進(jìn)行了校正。
聯(lián)系人：
聯(lián)系方式：
